FPGAMPSoC_XCZU2EG实现IP核RAM驱动（VerilogHDL实现）资源-CSDN文库

共450个文件

sdb：135个

v：30个

pb：24个

版权申诉

FPGA

VerilogHDL

151 浏览量 2023-04-25 18:17:34 上传评论收藏 51.87MB ZIP 举报

资源推荐

资源详情

资源评论

收起资源包目录

FPGA MPSoC_XCZU2EG实现IP核RAM驱动（Verilog HDL实现）（450个子文件）

__synthesis_is_complete__ 0B

xsim.ini.bak 26KB

elaborate.bat 1KB

simulate.bat 1018B

compile.bat 836B

runme.bat 229B

ip_ram.bit 5.31MB

xsim_2.c 280KB

xsim_1.c 10KB

xsim.dbg 499KB

ip_ram_routed.dcp 2.14MB

ip_ram_physopt.dcp 1.9MB

ip_ram_placed.dcp 1.89MB

ip_ram_opt.dcp 1.56MB

ila_0.dcp 640KB

ila_0.dcp 639KB

ila_0.dcp 626KB

dbg_hub.dcp 354KB

dbg_hub.dcp 353KB

blk_mem_gen_0.dcp 29KB

ip_ram.dcp 16KB

xsimk.exe 1.72MB

usage_statistics_webtalk.html 153KB

usage_statistics_ext_xsim.html 3KB

usage_statistics_ext_labtool.html 3KB

hw_ila_data_1.ila 24KB

.xsim_webtallk.info 64B

.xsim_webtallk.info 59B

xsim.ini 26KB

xsimSettings.ini 1KB

webtalk_29856.backup.jou 818B

webtalk.jou 817B

webtalk_9116.backup.jou 817B

webtalk_7792.backup.jou 817B

webtalk_9504.backup.jou 817B

vivado.jou 734B

vivado.jou 709B

vivado.jou 704B

vivado.jou 678B

ISEWrap.js 8KB

rundef.js 1KB

runme.log 110KB

runme.log 39KB

runme.log 32KB

runme.log 22KB

xvlog.log 11KB

compile.log 11KB

elaborate.log 10KB

webtalk_9116.backup.log 1KB

ip_upgrade.log 1KB

webtalk_29856.backup.log 1KB

webtalk_7792.backup.log 1KB

summary.log 901B

webtalk_9504.backup.log 886B

webtalk.log 886B

labtool_webtalk.log 472B

xsimkernel.log 332B

simulate.log 50B

xsimcrash.log 0B

ip_ram.lpr 343B

ip_ram.ltx 9KB

debug_nets.ltx 9KB

xsim.mem 721KB

xsim_0.win64.obj 995KB

xsim_1.win64.obj 933KB

xsim_2.win64.obj 164KB

vivado.pb 176KB

vivado.pb 52KB

vivado.pb 36KB

place_design.pb 27KB

xelab.pb 21KB

xvlog.pb 18KB

route_design.pb 16KB

opt_design.pb 15KB

write_bitstream.pb 7KB

init_design.pb 4KB

phys_opt_design.pb 2KB

messagePromote.pb 2KB

ip_ram_power_summary_routed.pb 728B

ip_ram_utilization_placed.pb 222B

ip_ram_utilization_synth.pb 222B

ila_0_utilization_synth.pb 216B

blk_mem_gen_0_utilization_synth.pb 216B

vivado.pb 149B

共 450 条

The files in this directory structure are automatically generated and managed by Vivado. Editing these files is not recommended.

评论收藏

内容反馈

版权申诉

不脱发的程序猿

粉丝: 24w+
资源: 5777

FPGA MPSoC_XCZU2EG实现IP核RAM驱动（Verilog HDL实现）

FPGA MPSoC_XCZU2EG实现IP核FIFO驱动（Verilog HDL实现）

FPGA MPSoC_XCZU2EG实现IP核MMCM_PLL驱动（Verilog HDL实现）

FPGA MPSoC_XCZU2CG实现IP核RAM驱动（Vivado Design Suite和Verilog HDL实现）

FPGA MPSoC_XCZU2EG驱动MOID接口读写数据（Verilog HDL实现）

FPGA MPSoC-XCZU4EV实现IP核RAM驱动（Verilog HDL实现）

FPGA MPSoC_XCZU2CG实现IP核FIFO驱动（Vivado Design Suite和Verilog HDL实现）

FPGA MPSoC_XCZU2CG实现IP核MMCM_PLL驱动（Verilog HDL实现）

FPGA MPSoC_XCZU4EV实现IP核MMCM_PLL驱动（Verilog HDL实现）

FPGA MPSoC_XCZU2EG实现高速ADC-DCA驱动（Verilog HDL实现）

FPGA MPSoC_XCZU2EG实现以太网UDP通信（Verilog HDL实现）

FPGA MPSoC_XCZU2EG实现E2PROM读写数据（Verilog HDL实现）

FPGA MPSoC_XCZU2EG实现以太网ARP测试（Verilog HDL实现）

FPGA MPSoC_XCZU2EG实现UART串口通信（Verilog HDL实现）

FPGA MPSoC_XCZU2EG驱动DDR4读写数据（Verilog HDL实现）

FPGA MPSoC_XCZU2EG实现双路ADC驱动（Vivado Design Suite和Verilog HDL实现）

FPGA MPSoC_XCZU2EG实现双路DAC驱动（Vivado Design Suite和Verilog HDL实现）

FPGA MPSoC_XCZU2EG实现DDS信号发生器（Verilog HDL实现）

FPGA MPSoC_XCZU2EG驱动HDMI显示彩条（Verilog HDL实现）

FPGA MPSoC_XCZU2EG驱动LED灯闪烁（Verilog HDL实现）

FPGA MPSoC_XCZU2EG驱动TFT-LCD显示字符和图片（Verilog HDL实现）

FPGA MPSoC_XCZU2EG驱动TFT-LCD显示彩条（Verilog HDL实现）

FPGA MPSoC_XCZU2EG驱动LCD触摸屏（Verilog HDL实现）

FPGA MPSoC_XCZU2EG驱动HDMI显示方块移动（Verilog HDL实现）

FPGA MPSoC_XCZU2EG实现按键控制LED灯开关（Verilog HDL实现）

FPGA MPSoC_XCZU2EG实现频率采集和计量（Vivado Design Suite和Verilog HDL实现）

STM32CubeMx6.4.0版本+JRE安装包

KEIL5 常用stm32芯片包下载

ser2pl64.sys是电脑重要系统文件，主要用于串口转USB，描述：USB-to-Serial Cable Driver

第十五届蓝桥杯嵌入式组省赛完整工程

最新资源