FPGAMPSoC_XCZU2EG实现双路DAC驱动（VivadoDesignSuite和VerilogHDL实现）资源-CSDN文库

共189个文件

xml：20个

v：19个

rst：18个

版权申诉

FPGA

VerilogHDL

5星 · 超过95%的资源 18 浏览量 2023-04-25 18:18:52 上传评论收藏 12.64MB ZIP 举报

资源推荐

资源详情

资源评论

收起资源包目录

FPGA MPSoC_XCZU2EG实现双路DAC驱动（Vivado Design Suite和Verilog HDL实现）（189个子文件）

__synthesis_is_complete__ 0B

runme.bat 229B

hs_dual_da.bit 5.31MB

rom_1024x10b.coe 7KB

hs_dual_da_routed.dcp 450KB

hs_dual_da_physopt.dcp 442KB

hs_dual_da_placed.dcp 439KB

hs_dual_da_opt.dcp 416KB

rom_1024x10b.dcp 31KB

rom_1024x10b.dcp 28KB

hs_dual_da.dcp 18KB

clk_wiz_0.dcp 11KB

usage_statistics_webtalk.html 34KB

usage_statistics_ext_labtool.html 3KB

.xsim_webtallk.info 59B

vivado.jou 752B

vivado.jou 747B

ISEWrap.js 8KB

rundef.js 1KB

runme.log 35KB

runme.log 22KB

ip_upgrade.log 3KB

summary.log 904B

labtool_webtalk.log 690B

hs_dual_da.lpr 343B

rom_1024x10b.mif 11KB

vivado.pb 33KB

place_design.pb 20KB

route_design.pb 15KB

opt_design.pb 13KB

init_design.pb 5KB

write_bitstream.pb 3KB

phys_opt_design.pb 2KB

hs_dual_da_power_summary_routed.pb 728B

hs_dual_da_utilization_placed.pb 222B

hs_dual_da_utilization_synth.pb 216B

vivado.pb 149B

hs_dual_da_timing_summary_routed.pb 106B

hs_dual_da_methodology_drc_routed.pb 52B

hs_dual_da_route_status.pb 43B

hs_dual_da_drc_routed.pb 37B

hs_dual_da_drc_opted.pb 37B

hs_dual_da_bus_skew_routed.pb 30B

hs_dual_da_io_placed.rpt 264KB

hs_dual_da_timing_summary_routed.rpt 141KB

hs_dual_da_clock_utilization_routed.rpt 13KB

hs_dual_da_utilization_placed.rpt 10KB

hs_dual_da_power_routed.rpt 9KB

hs_dual_da_utilization_synth.rpt 7KB

hs_dual_da_control_sets_placed.rpt 4KB

hs_dual_da_methodology_drc_routed.rpt 3KB

hs_dual_da_drc_routed.rpt 1KB

hs_dual_da_drc_opted.rpt 1KB

hs_dual_da_bus_skew_routed.rpt 972B

hs_dual_da_route_status.rpt 588B

hs_dual_da_timing_summary_routed.rpx 123KB

hs_dual_da_power_routed.rpx 32KB

hs_dual_da_methodology_drc_routed.rpx 3KB

hs_dual_da_bus_skew_routed.rpx 1KB

hs_dual_da_drc_routed.rpx 102B

hs_dual_da_drc_opted.rpx 101B

.vivado.begin.rst 218B

.route_design.begin.rst 179B

.opt_design.begin.rst 179B

.write_bitstream.begin.rst 179B

.phys_opt_design.begin.rst 179B

.place_design.begin.rst 179B

.init_design.begin.rst 179B

.vivado.end.rst 0B

.init_design.end.rst 0B

.Vivado_Implementation.queue.rst 0B

.write_bitstream.end.rst 0B

.route_design.end.rst 0B

.phys_opt_design.end.rst 0B

.opt_design.end.rst 0B

.place_design.end.rst 0B

.vivado.end.rst 0B

.Vivado_Synthesis.queue.rst 0B

ISEWrap.sh 2KB

runme.sh 1KB

hs_dual_da.tcl 7KB

hs_dual_da.tcl 4KB

htr.txt 405B

htr.txt 397B

README.txt 130B

stats.txt 55B

blk_mem_gen_v8_4.v 167KB

共 189 条

The files in this directory structure are automatically generated and managed by Vivado. Editing these files is not recommended.

评论收藏

内容反馈

版权申诉

scochen2008

2023-12-19

感谢资源主的分享，很值得参考学习，资源价值较高，支持！

不脱发的程序猿

粉丝: 24w+
资源: 5777

FPGA MPSoC_XCZU2EG实现双路DAC驱动（Vivado Design Suite和Verilog HDL实现）

FPGA MPSoC_XCZU2EG实现双路ADC驱动（Vivado Design Suite和Verilog HDL实现）

FPGA MPSoC_XCZU2EG实现频率采集和计量（Vivado Design Suite和Verilog HDL实现）

FPGA MPSoC_XCZU2CG实现双路DAC驱动（Verilog HDL实现）

FPGA MPSoC_XCZU2EG实现呼吸灯（Vivado Design Suite和Verilog HDL实现）.zip

FPGA MPSoC_XCZU2CG驱动HDMI显示彩条（Vivado Design Suite和Verilog HDL实现）

FPGA MPSoC_XCZU2EG实现IO拓展（Vivado Design Suite和Verilog HDL实现）.zip

FPGA MPSoC_XCZU2CG实现UART串口通信（Vivado Design Suite和Verilog HDL实现）

FPGA MPSoC_XCZU2CG实现IP核FIFO驱动（Vivado Design Suite和Verilog HDL实现）

FPGA MPSoC_XCZU2CG实现IP核RAM驱动（Vivado Design Suite和Verilog HDL实现）

FPGA MPSoC_XCZU2CG驱动DDR4读写数据（Vivado Design Suite和Verilog HDL实现）

FPGA MPSoC_XCZU2CG驱动LCD触摸屏（Vivado Design Suite和Verilog HDL实现）

FPGA MPSoC_XCZU2CG实现呼吸灯（Vivado Design Suite和Verilog HDL实现）.zip

FPGA MPSoC_XCZU4EV实现IO拓展（Vivado Design Suite和Verilog HDL实现）

FPGA MPSoC_XCZU2EG实现IP核RAM驱动（Verilog HDL实现）

FPGA MPSoC_XCZU2CG实现IO拓展（Vivado Design Suite和Verilog HDL实现）.zip

FPGA MPSoC_XCZU4EV实现呼吸灯（Vivado Design Suite和Verilog HDL实现）.zip

FPGA MPSoC_XCZU2CG驱动LED灯闪烁（Vivado Design Suite和Verilog HDL实现）

FPGA MPSoC_XCZU4EV实现双路DAC驱动（Verilog HDL实现）

FPGA MPSoC_XCZU2CG实现DDS信号发生器（Vivado Design Suite和Verilog HDL实现）

FPGA MPSoC_XCZU2EG驱动LCD触摸屏（Verilog HDL实现）

FPGA MPSoC_XCZU2EG实现IP核FIFO驱动（Verilog HDL实现）

FPGA MPSoC-XCZU4EV实现IP核FIFO驱动（Vivado Design Suite和Verilog HDL实现）

FPGA MPSoC_XCZU2EG驱动LED灯闪烁（Verilog HDL实现）

STM32CubeMx6.4.0版本+JRE安装包

KEIL5 常用stm32芯片包下载

ser2pl64.sys是电脑重要系统文件，主要用于串口转USB，描述：USB-to-Serial Cable Driver

第十五届蓝桥杯嵌入式组省赛完整工程

CubeMX，6.11版本

“ 官网 ”最新版-《Arm Compiler 5.06 update 7 (build 960) Lin32》

最新资源