FPGAMPSoC_XCZU2CG实现以太网UDP通信（VerilogHDL实现）

共288个文件

xml：42个

v：42个

vhdl：26个

版权申诉

FPGA

VerilogHDL

54 浏览量 2023-04-25 18:02:18 上传评论收藏 19.06MB ZIP 举报

资源推荐

资源详情

资源评论

收起资源包目录

FPGA MPSoC_XCZU2CG实现以太网UDP通信（Verilog HDL实现）（288个子文件）

__synthesis_is_complete__ 0B

runme.bat 229B

eth_udp_loop.bit 5.31MB

eth_udp_loop_routed.dcp 1.22MB

eth_udp_loop_physopt.dcp 1.03MB

eth_udp_loop_placed.dcp 1.03MB

eth_udp_loop_opt.dcp 739KB

eth_udp_loop.dcp 308KB

sync_fifo_2048x32b.dcp 71KB

clk_wiz.dcp 11KB

usage_statistics_webtalk.html 41KB

vivado.jou 860B

vivado.jou 784B

vivado.jou 783B

vivado.jou 778B

ISEWrap.js 8KB

rundef.js 1KB

runme.log 71KB

runme.log 41KB

runme.log 35KB

runme.log 24KB

ip_upgrade.log 15KB

eth_udp_loop.lpr 343B

vivado.pb 121KB

vivado.pb 67KB

vivado.pb 38KB

place_design.pb 24KB

route_design.pb 15KB

opt_design.pb 12KB

init_design.pb 6KB

write_bitstream.pb 3KB

phys_opt_design.pb 2KB

eth_udp_loop_power_summary_routed.pb 723B

clk_wiz_utilization_synth.pb 222B

eth_udp_loop_utilization_placed.pb 222B

eth_udp_loop_utilization_synth.pb 222B

sync_fifo_2048x32b_utilization_synth.pb 216B

vivado.pb 149B

eth_udp_loop_timing_summary_routed.pb 109B

eth_udp_loop_methodology_drc_routed.pb 52B

eth_udp_loop_route_status.pb 44B

eth_udp_loop_drc_routed.pb 37B

eth_udp_loop_drc_opted.pb 37B

eth_udp_loop_bus_skew_routed.pb 30B

eth_udp_loop_io_placed.rpt 261KB

eth_udp_loop_timing_summary_routed.rpt 128KB

eth_udp_loop_clock_utilization_routed.rpt 20KB

eth_udp_loop_utilization_placed.rpt 10KB

eth_udp_loop_control_sets_placed.rpt 10KB

eth_udp_loop_power_routed.rpt 10KB

eth_udp_loop_utilization_synth.rpt 7KB

sync_fifo_2048x32b_utilization_synth.rpt 6KB

clk_wiz_utilization_synth.rpt 6KB

eth_udp_loop_methodology_drc_routed.rpt 5KB

eth_udp_loop_drc_routed.rpt 1KB

eth_udp_loop_drc_opted.rpt 1KB

eth_udp_loop_bus_skew_routed.rpt 992B

eth_udp_loop_route_status.rpt 588B

eth_udp_loop_power_routed.rpx 646KB

eth_udp_loop_timing_summary_routed.rpx 105KB

eth_udp_loop_methodology_drc_routed.rpx 5KB

eth_udp_loop_bus_skew_routed.rpx 1KB

eth_udp_loop_drc_routed.rpx 104B

eth_udp_loop_drc_opted.rpx 103B

.vivado.begin.rst 221B

.vivado.begin.rst 220B

.route_design.begin.rst 182B

.opt_design.begin.rst 182B

.write_bitstream.begin.rst 182B

.phys_opt_design.begin.rst 182B

.place_design.begin.rst 182B

.init_design.begin.rst 182B

.vivado.end.rst 0B

.Vivado_Synthesis.queue.rst 0B

.vivado.end.rst 0B

共 288 条

The files in this directory structure are automatically generated and managed by Vivado. Editing these files is not recommended.

评论收藏

内容反馈

版权申诉

不脱发的程序猿

粉丝: 24w+
资源: 5773

FPGA MPSoC_XCZU2CG实现以太网UDP通信（Verilog HDL实现）

FPGA MPSoC_XCZU2CG实现以太网ARP测试（Verilog HDL实现）

FPGA MPSoC_XCZU2EG实现以太网UDP通信（Verilog HDL实现）

FPGA MPSoC_XCZU2CG实现双路ADC驱动（Verilog HDL实现）

FPGA MPSoC_XCZU2CG实现双路DAC驱动（Verilog HDL实现）

FPGA MPSoC_XCZU2EG实现以太网ARP测试（Verilog HDL实现）

FPGA MPSoC_XCZU4EV实现按键控制LED灯（Vivado HLS实现）.zip

FPGA MPSoC_XCZU2EG实现GPIO之MIO控制LED开关（VITIS实现）.zip

FPGA MPSoC_XCZU2EG实现GPIO之EMIO按键控制LED开关（VITIS实现）.zip

FPGA MPSoC-XCZU2CG实现LED呼吸灯（Vivado HLS实现）

FPGA MPSoC_XCZU4EV实现双核AMP驱动（VITIS实现）.zip

FPGA MPSoC_XCZU2CG实现频率采集和计量（Verilog HDL实现）

FPGA MPSoC_XCZU2CG实现IP核MMCM_PLL驱动（Verilog HDL实现）

FPGA MPSoC_XCZU2CG实现高速ADC-DCA驱动（Verilog HDL实现）

FPGA MPSoC_XCZU2CG驱动HDMI显示方块移动（Verilog HDL实现）

FPGA MPSoC_XCZU2CG实现E2PROM读写数据（Verilog HDL实现）

FPGA MPSoC_XCZU4EV实现基于TCP协议的远程更新QSPI Flash实验（VITIS实现）.zip

FPGA MPSoC_XCZU2CG实现PS SYSMON测量温度电压（VITIS实现）.zip

Xilinx Zynq UltraScale+ MPSOC XCZU4EV 核心板原理图

FPGA MPSoC_XCZU4EV实现定时器中断（VITIS实现）.zip

FPGA MPSoC_XCZU4EV实现程序固化（VITIS实现）.zip

FPGA MPSoC_XCZU4EV实现以太网UDP通信（Verilog HDL实现）

FPGA PGL22G实现以太网UDP通信【Verilog HDL驱动】.zip

FPGA EP4CE10实现以太网UDP测试（Verilog HDL实现）.zip

FPGA XC6SLX16实现以太网UDP网络通信（Verilog HDL实现）.zip

FPGA XC7A100T实现以太网UDP网络通信（Verilog HDL实现）.zip

FPGA MPSoC_XCZU2EG实现程序固化（VITIS实现）.zip

FPGA MPSoC_XCZU2CG实现程序固化（VITIS实现）.zip

FPGA MPSoC_XCZU2CG实现定时器中断（VITIS实现）.zip

FPGA MPSoC_XCZU2EG实现定时器中断（VITIS实现）.zip

FPGA MPSoC_XCZU2EG移植FreeRtos基础工程（VITIS实现）.zip

最新资源