在数字设计中,常常遇到一些对时钟分频的需求,其中包括整数分频,半整数分频和小数分频等。本文就针对这 些分频需求,介绍了基于FPGAPCPLD的多种分频器的原理及其设计方法,并以Verilog HDL加以实现,通过仿真验证其正确性。 关键词:FPGAPCPLD;分频;数字设计;Verilog HDL。
评论星级较低,若资源使用遇到问题可联系上传者,3个工作日内问题未解决可申请退款~