+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Legal Partition Candidates ;
+-----------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; Hierarchy ; Input ; Constant Input ; Unused Input ; Floating Input ; Output ; Constant Output ; Unused Output ; Floating Output ; Bidir ; Constant Bidir ; Unused Bidir ; Input only Bidir ; Output only Bidir ;
+-----------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; U6 ; 29 ; 0 ; 0 ; 0 ; 14 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ;
; U5 ; 29 ; 0 ; 0 ; 0 ; 14 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ;
; U4|U8 ; 4 ; 0 ; 0 ; 0 ; 7 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ;
; U4|U7 ; 4 ; 0 ; 0 ; 0 ; 7 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ;
; U4|U6 ; 4 ; 0 ; 0 ; 0 ; 7 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ;
; U4|U5 ; 4 ; 0 ; 0 ; 0 ; 7 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ;
; U4|U4 ; 16 ; 0 ; 0 ; 0 ; 1 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ;
; U4|U3 ; 16 ; 0 ; 0 ; 0 ; 1 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ;
; U4|U2 ; 4 ; 1 ; 0 ; 1 ; 8 ; 1 ; 1 ; 1 ; 0 ; 0 ; 0 ; 0 ; 0 ;
; U4|U1|UC1 ; 3 ; 0 ; 0 ; 0 ; 4 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ;
; U4|U1|UC0 ; 3 ; 0 ; 0 ; 0 ; 4 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ;
; U4|U1 ; 3 ; 1 ; 0 ; 1 ; 8 ; 1 ; 1 ; 1 ; 0 ; 0 ; 0 ; 0 ; 0 ;
; U4 ; 31 ; 0 ; 7 ; 0 ; 45 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ;
; U7 ; 18 ; 0 ; 0 ; 0 ; 1 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ;
; U3 ; 25 ; 0 ; 0 ; 0 ; 1 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ;
; U2|U9 ; 4 ; 0 ; 0 ; 0 ; 7 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ;
; U2|U8 ; 4 ; 0 ; 0 ; 0 ; 7 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ;
; U2|U7 ; 4 ; 0 ; 0 ; 0 ; 7 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ;
; U2|U6 ; 4 ; 0 ; 0 ; 0 ; 7 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ;
; U2|U5 ; 4 ; 0 ; 0 ; 0 ; 8 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ;
; U2|U4 ; 3 ; 0 ; 0 ; 0 ; 4 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ;
; U2|U3 ; 3 ; 0 ; 0 ; 0 ; 4 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ;
; U2|U2 ; 3 ; 0 ; 0 ; 0 ; 4 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ;
; U2|U1 ; 3 ; 0 ; 0 ; 0 ; 4 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ;
; U2 ; 6 ; 0 ; 0 ; 0 ; 52 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ;
; U1 ; 2 ; 0 ; 0 ; 0 ; 3 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ;
+-----------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
没有合适的资源?快使用搜索试试~ 我知道了~
verilog编程实现的数字钟
共469个文件
cdb:63个
hdb:57个
qmsg:37个
5星 · 超过95%的资源 需积分: 32 110 下载量 67 浏览量
2013-01-01
14:18:01
上传
评论 14
收藏 6.59MB ZIP 举报
温馨提示
verilog编程实现的数字钟,里面有详尽的注释,整个工程直接打包,里面有波形图仿真,程序代码.v文件,可以直接下载到FPGA上运行显示,是电子线路测试实验的验收程序,扩展功能 任意闹钟(手动设置时间) 12小时/24小时切换 自动报整点时数(几点响/亮几下)。 基本功能 以数字形式显示时、分; 秒的用LED小时; 能手动校时、校分
资源推荐
资源详情
资源评论
收起资源包目录
verilog编程实现的数字钟 (469个子文件)
top_clock.v.bak 3KB
Time_Clock.v.bak 2KB
top_clock.v.bak 2KB
Bell.v.bak 2KB
fre_divider.v.bak 2KB
fre_divider.v.bak 2KB
counter24or12.v.bak 1KB
Bell.v.bak 1KB
counter24.v.bak 684B
Alarm_radio.v.bak 662B
Alarm_radio.v.bak 556B
Decoder.v.bak 551B
counter60.v.bak 515B
Alarm_LED.v.bak 494B
counter10.v.bak 445B
counter6.v.bak 423B
Alarm_LED.v.bak 364B
_4bitcomparator.v.bak 161B
4bitcomparator.v.bak 152B
_2to1MUX.v.bak 150B
top_clock.cmp.bpm 979B
top_clock.map.bpm 934B
Time_Clock.cmp.bpm 911B
Time_Clock.map.bpm 902B
counter24or12.cmp.bpm 569B
counter24or12.map.bpm 544B
fre_divider.cmp.bpm 509B
fre_divider.map.bpm 497B
counter24or12.cmp.cbp 191B
fre_divider.cmp.cbp 188B
Time_Clock.cmp.cbp 188B
Time_Clock.cmp.cdb 81KB
Time_Clock.root_partition.cmp.cdb 29KB
fre_divider.cmp.cdb 27KB
top_clock.cmp.cdb 25KB
Time_Clock.rtlv_sg.cdb 24KB
Time_Clock.pre_map.cdb 23KB
Time_Clock.sgdiff.cdb 19KB
Time_Clock.map.cdb 19KB
Time_Clock.root_partition.map.cdb 19KB
counter24or12.cmp.cdb 13KB
top_clock.root_partition.cmp.cdb 10KB
fre_divider.root_partition.cmp.cdb 9KB
top_clock.rtlv_sg.cdb 9KB
top_clock.pre_map.cdb 9KB
Time_Clock.(1).cnf.cdb 7KB
fre_divider.(0).cnf.cdb 7KB
top_clock.sgdiff.cdb 7KB
top_clock.map.cdb 7KB
fre_divider.map.cdb 7KB
fre_divider.root_partition.map.cdb 6KB
top_clock.root_partition.map.cdb 6KB
fre_divider.pre_map.cdb 6KB
fre_divider.rtlv_sg.cdb 6KB
counter24or12.root_partition.cmp.cdb 6KB
fre_divider.sgdiff.cdb 6KB
Time_Clock.(5).cnf.cdb 5KB
top_clock.(3).cnf.cdb 4KB
counter24or12.(0).cnf.cdb 4KB
Time_Clock.(0).cnf.cdb 4KB
counter24or12.pre_map.cdb 4KB
top_clock.idb.cdb 4KB
counter24or12.map.cdb 4KB
top_clock.(0).cnf.cdb 4KB
counter24or12.rtlv_sg.cdb 4KB
Time_Clock.(2).cnf.cdb 4KB
counter24or12.fnsim.cdb 4KB
counter24or12.root_partition.map.cdb 4KB
counter24or12.sgdiff.cdb 4KB
Time_Clock.rtlv_sg_swap.cdb 3KB
Time_Clock.(9).cnf.cdb 3KB
Time_Clock.(7).cnf.cdb 2KB
Time_Clock.(8).cnf.cdb 2KB
top_clock.(2).cnf.cdb 1KB
top_clock.(1).cnf.cdb 1KB
Time_Clock.(4).cnf.cdb 1KB
Time_Clock.(3).cnf.cdb 1KB
Time_Clock.(10).cnf.cdb 1KB
top_clock.map_bb.cdb 1KB
top_clock.(4).cnf.cdb 1KB
Time_Clock.(12).cnf.cdb 1KB
Time_Clock.(6).cnf.cdb 1KB
Time_Clock.map_bb.cdb 1KB
top_clock.rtlv_sg_swap.cdb 1KB
counter24or12.map_bb.cdb 823B
fre_divider.map_bb.cdb 794B
Time_Clock.(11).cnf.cdb 786B
top_clock.root_partition.map.hbdb.cdb 605B
top_clock.amm.cdb 349B
counter24or12.rtlv_sg_swap.cdb 178B
fre_divider.rtlv_sg_swap.cdb 178B
fre_divider.eco.cdb 161B
Time_Clock.eco.cdb 161B
counter24or12.eco.cdb 161B
top_clock.sim.cvwf 2KB
counter24or12.sim.cvwf 1KB
fre_divider.sim.cvwf 877B
logic_util_heursitic.dat 28KB
logic_util_heursitic.dat 11KB
logic_util_heursitic.dat 11KB
共 469 条
- 1
- 2
- 3
- 4
- 5
RobustBin
- 粉丝: 4
- 资源: 7
上传资源 快速赚钱
- 我的内容管理 展开
- 我的资源 快来上传第一个资源
- 我的收益 登录查看自己的收益
- 我的积分 登录查看自己的积分
- 我的C币 登录后查看C币余额
- 我的收藏
- 我的下载
- 下载帮助
最新资源
- 基于matlab实现对表面肌电信号进行归一化处理,并对归一化后的图形显示 .rar
- 基于matlab实现单级倒立摆的 T-S 模型 包括 LMI 程序源码
- 图书管理系统(struts+hibernate+spring+ext).rar
- 基于matlab实现此压缩包包含语音信号处理中的语音变声代码加音频.rar
- STM32使用PWM驱动舵机并通过OLED显示
- 基于matlab实现车辆路径规划;遗传算法;matlab代码.rar
- 图书管理系统(struts+hibernate+spring)130225.rar
- 基于matlab实现采用标量衍射理论,实现菲涅尔衍射和夫琅禾费衍射,对光波的波前传播和数字全息的应用有帮助.rar
- JavaScript版去除链表重复元素
- 微信小程序项目-功德木鱼(带设置面板-自定义文字、可选字体颜色、可选木鱼样式)
资源上传下载、课程学习等过程中有任何疑问或建议,欢迎提出宝贵意见哦~我们会及时处理!
点击此处反馈
安全验证
文档复制为VIP权益,开通VIP直接复制
信息提交成功
- 1
- 2
前往页