基于FPGA用Verilog HDL语言实现的多功能数字钟

所需积分/C币:49 2017-12-05 16:05:02 1.07MB RAR
46
收藏 收藏
举报

这是一个基于FPGA,用Verilog HDL语言实现的多功能数字钟,课程设计的项目。

...展开详情
立即下载 身份认证VIP会员低至7折
一个资源只可评论一次,评论内容不能少于5个字
您会向同学/朋友/同事推荐我们的CSDN下载吗?
谢谢参与!您的真实评价是我们改进的动力~
关注 私信
上传资源赚钱or赚积分
最新推荐
基于FPGA用Verilog HDL语言实现的多功能数字钟 49积分/C币 立即下载
1/0