没有合适的资源？快使用搜索试试~ 我知道了~

文库首页开发技术硬件开发verilog数字钟报告（含代码）

verilog数字钟报告（含代码）

verilog

代码

5星 · 超过95%的资源需积分: 45 169 下载量 3 浏览量 2015-05-18 19:26:29 上传评论 34 收藏 396KB DOC 举报

温馨提示

试读

16页

大学数电实验报告，使用quartus ii软件编写verilog代码实现数字钟，有计时，校准，复位，闹钟，报正点数，时制切换功能

资源推荐

资源详情

资源评论

华中科技大学电子线路设计

实验报告

多功能数字钟设计

姓名

学号

班级

一、实验目标：

1、掌握可编程逻辑器件的应用开发技术——设计输入、编译、仿真和器件

编程；

2、熟悉 EDA 软件使用；

3、掌握 Verilog HDL 设计方法；

4、分模块、分层次数字系统设计

二、实验任务及要求

1、基本功能

 准确计时，以数字形式（十二进制）显示时、分、秒的时间

 校正时间：时、分快校与慢校（1Hz 与手动）

 复位：00:00:00

 仿广播电台正点报时 (四高一低)

2、扩展功能：

（1）任意闹钟；

（2）小时为 12/24 进制可切换

（3）报正点数（几点响几声）

三、实验条件：

DE0 实验板结构与使用方法

quartus 软件的使用

FPGA 的使用

四、电路设计过程：

1、需求分析

开发背景：数字钟是采用数字电路实现对.时,分,秒.数字显示的计时装置,广

泛用于个人家庭,车站, 码头办公室等公共场所,成为人们日常生活中不可少的必

需品,由于数字集成电路的发展和石英晶体振荡器的广泛应用,使得数字钟的精度,

远远超过老式钟表, 钟表的数字化给人们生产生活带来了极大的方便，而且大大

地扩展了钟表原先的报时功能。诸如定时自动报警、按时自动打铃、时间程序

自动控制、定时广播、自动起闭路灯、定时开关烘箱、通断动力设备、甚至各

种定时电气的自动启用等，所有这些，都是以钟表数字化为基础的。因此，研

究数字钟及扩大其应用，有着非常现实的意义。

2、实验原理：

用层次化设计的方法以 Verilog 语言编程实现以下功能：

（1）、具有 “时”、“分”、“秒”计时功能；时为 24 进制，分和秒都为 60 进制。

（2）、具有校时和清零功能 ,能够用 4Hz 脉冲对“小时”和“分”进行调整，并可进

行秒清零；实际电路中使用快校时。

（3）、具有整点报时功能。在 59 分 51 秒、53 秒、55 秒、57 秒发出低音

512Hz 信号,在 59 分 59 秒发出一次高音 1024Hz 信号,音响持续 1 秒钟,在

1024Hz 音响结束时刻为整点。在实际电路中使用ＬＥＤ灯实现四低使用

用ＬＥＤ１，高音另一个ＬＥＤ灯显示。

（4）、具有一键设定闹铃及正常计时与闹铃时间的显示转换。闹时时间为一分

钟。

3、模块设计分析

整体电路分为两块，主体电路和扩展电路分别实现基本功能和扩展的功能。

（1）、主体电路设计：

（2）时分秒计数器需求分析：

分和秒计数器都是模 M=60 的计数器其计数规律为 00—01—…—58—59—00…

时计数器：

若采用 24 小时制：计数器为 24 进制，其计数规律为 00—01……—02—23

—00….

若采用 12 小时制：计数器为 12 进制，其计数规律为 01—02……—12—

01….

24 小时制：当数字钟运行到 23 时 59 分 59 秒时，秒的个位计数器再输入一个秒

脉冲时，数字钟应自动显示为 00 时 00 分 00 秒。

12 小时制：当数字钟运行到 12 时 59 分 59 秒时，秒的个位计数器再输入一个秒

脉冲时，数字钟应自动显示为 01 时 00 分 00 秒。

4、逻辑分析：

主体电路由两个 60 进制计数器、一个 24 进制计数器、两个二选一数据选

择器、分频器，7 端译码显示器共 7 个模块组成。分频器将系统内置的 50MHz

的信号分成 4Hz 的信号输出 CP，是数字能稳定的在数码管上显示。3 个计数器

共用一个时钟信号 CP，为同步 8421BCD 码输出的计数器。具体实现如下图：

1 1

时译码显示分译码显示秒译码显示

24 进

制计

数器

选

择

器

60 进制

计数器

选

择

器

60 进制计

数器

剩余15页未读，继续阅读

评论收藏

内容反馈

资源评论

资源反馈

评论星级较低，若资源使用遇到问题可联系上传者，3个工作日内问题未解决可申请退款~

AshleyK

2023-07-26

这份报告提供了详细的代码实现和说明，让我很容易理解Verilog数字钟的原理。
啊看看

2023-07-26

作者在报告中提到了一些可能的改进方向，这为今后更好地应用数字钟提供了一些启示。
蓝洱

2023-07-26

作者在报告中给出了一些优化的思路，这对于深入理解数字钟的实现方式非常有帮助。
Xhinking

2023-07-26

报告中的代码非常简洁，没有冗余的部分，对于初学者来说很友好。
老许的花开

2023-07-26

报告中的示例测试结果清晰可见，验证了数字钟的准确性和稳定性。

passport_252

粉丝: 2
资源: 2

上传资源快速赚钱

我的内容管理展开

我的资源快来上传第一个资源

我的收益

登录查看自己的收益

我的积分登录查看自己的积分

我的C币登录后查看C币余额

我的收藏

我的下载

下载帮助

前往需求广场，查看用户热搜

verilog数字钟报告（含代码）

Verilog 数字钟代码

基于Verilog的数字时钟

verilog编程实现的数字钟

Verilog数字钟（自动计时+手动校时+倒计时+整点报时+LCD显示）附完整源代码、详细注释和word报告.zip

Verilog数字钟设计实验报告

数字时钟的实现（verilog版）

数字时钟Verilog

数字电子钟verilog课程设计

VerilogHDL的数字时钟

verilog编写的数字时钟、万年历、闹钟

Verilog数字钟

数字时钟verilog

数字钟（verilog+数码管）

基于verilog语言的数字时钟设计

verilog语言实现数字钟的设计

FPGA数字钟实验报告.pdf

基于FPGA的数字钟设计报告

多功能数字钟Verilog设计程序

数字时钟 verilog程序

verilog数字钟程序

基于verilog的数字时钟设计

多功能数字钟的设计实验报告

Verilog_实现简易数字钟设计

verilog数字钟源代码

FPGA设计数字钟

数字钟实验报告数字钟实验报告数字钟实验报告数字钟实验报告

数字逻辑课程实验数字钟设计实验报告

数字时钟设计实验报告

基于Basys3与Vivado的数字逻辑Verilog 实验参考

EDA 数字时钟课程设计 Quartus II 闹钟 整点报时 含报告 源代码

最新资源

EDA 数字时钟课程设计 Quartus II 闹钟整点报时含报告源代码