杭电计组实验4-寄存器堆设计实验.pdf

.

实验报告

2018 年 5 月 12 日 成绩：

专业

任课老师

实验序号

实验时间

男 学号 16041321

课程名称

翔老师

班级

16052317

机位号

《实验四 寄存器堆设计》

1 教 211

module

Register_file(R_Addr_A,R_Addr_B,W_Addr,Write_Reg,W_Data,Clk,Reset,R_Data_A,R_Data_B);

input [4:0]R_Addr_A;

input [4:0]R_Addr_B;

input [4:0]W_Addr;

input Write_Reg;

input [31:0]W_Data;

input Clk;

input Reset;

output [31:0]R_Data_A;

REG_Files[i]=0;

end

assign R_Data_A=REG_Files[R_Addr_A];

assign R_Data_B=REG_Files[R_Addr_B];

always(posedge Clk or posedge Reset)

.