没有合适的资源?快使用搜索试试~
我知道了~
文库首页
课程资源
专业指导
DDR SDRAM控制器
DDR SDRAM控制器
突发读写操作
需积分: 9
15 下载量
53 浏览量
2010-03-15
01:20:09
上传
评论
收藏
37KB
DOC
举报
温馨提示
立即下载
DDR3控制器,结合DDR2来说明DDR3的优点,介绍DDR的发展前景
资源推荐
资源评论
一种DDR SDRAM控制器的设计
浏览:134
在介绍DDR SDRAM控制器设计关键技术的基础上,讨论了一种DDR SDRAM控制器的设计方法。通过一种优化的地址映射策略提高了突发访问效率,采用0.18 ?滋m CMOS工艺流片实现。所设计的DDR SDRAM控制器芯片在PCB板级测试中达到预期设计要求。
DDR-SDRAM的操作
浏览:43
DDR SDRAM的读操作如图所示。发出ACT指令后,只经过tRCD时间后发出所要进行的READ指令,这一流程是与同步DRAM相同的,是与CLK的上升沿同步进行的。从图中我们可知道,之后的数据传输是以2倍的速率进行的。 图 DDR SDRAM的读操作 由于可以利用1/2时钟,所以CAS延迟时间也不只是整数值,也有+0.5的取值。该图中的操作实例的CAS延迟时
用VHDL编写的DDR SDRAM控制器
浏览:81
5星 · 资源好评率100%
用VHDL编写的DDR SDRAM控制器,非常使用,内附文档说明。
通用DDR SDRAM控制器的设计
浏览:73
通用DDR SDRAM控制器的设计方法,以及一种解决DDR SDRAM所特有读写方式难于控制的问题的方法。
DDR SDRAM控制器程序及文档
浏览:177
4星 · 用户满意度95%
完整的DDR SDRAM控制器程序及文档,经过仿真验证完全正确,可以在FPGA和ASIC上直接使用。
DDR SDRAM控制器的FPGA实现
浏览:112
5星 · 资源好评率100%
DDR SDRAM控制器的FPGA实现
DDR SDRAM控制器参考设计VHDL代码
浏览:142
5星 · 资源好评率100%
DDR SDRAM控制器参考设计VHDL代码
基于FPGA的DDR2 SDRAM控制器设计.pdf
浏览:132
基于FPGA的DDR2 SDRAM控制器设计.pdf
DDR SDRAM控制器verilog代码及中文说明文档(公司内部解禁
浏览:184
4星 · 用户满意度95%
DDR SDRAM控制器verilog代码及中文说明文档(公司内部解禁)
DDR SDRAM控制器verilog代码.7z_verilog设计一个全减器代码
浏览:71
5星 · 资源好评率100%
DDR SDRAM控制器verilog代码.7z
SDRAM-Controller:SDRAM控制器
浏览:133
SDRAM控制器 SDRAM控制器
DDR SDRAM控制器调试心得
浏览:88
5星 · 资源好评率100%
基于verilog编写的DDR SDRAM控制器
DDR-SDRAM的信号
浏览:111
DDR SDRAM的信号例如图1所示,在这里,作为4M×16位×4块结构的256M位的DDR SDRAM,我们以ELPIDA公司(NEO与日立的合资公司)的HM5425161B为例进行说明。在同步DRAM的基础上添加的信号标注了※符号,与DRAM控制器的连接如图2所示。首先我们针对这些信号进行说明。 图1 DDR-SDRAM的信号 图2 DDR-SDRAM的连接 1.
DDR SDRAM原理
浏览:115
5星 · 资源好评率100%
DDR SDRAM全称为Double Data Rate SDRAM,中文名为“双倍数据流SDRAM”。DDR SDRAM在原有的SDRAM的基础上改进而来。也正因为如此,DDR能够凭借着转产成本优势来打败昔日的对手RDRAM,成为当今的主流。本文只着重讲讲DDR的原理和DDR SDRAM相对于传统SDRAM(又称SDR SDRAM)的不同。
DDR SDRAM Specification
浏览:154
DDR SDRAM Specification DDR SDRAM的标准,e文的
DDR SDRAM控制器verilog代码
浏览:95
5星 · 资源好评率100%
DDR SDRAM控制器verilog代码
DDR SDRAM控制器verilog代码及中文说明文档
浏览:79
5星 · 资源好评率100%
DDR SDRAM控制器verilog代码及中文说明文档
DDR SDRAM控制器的VHDL代码已经测试.zip
浏览:110
[资料] DDR SDRAM控制器的VHDL代码已经测试
DDR2SDRAM控制器接口的FPGA设计及实现.
浏览:105
D DR 2 控 制 器 I P 软 核 的 测 试平 台 , 通 过 Mo d e l S i m 软件 对 DD R2 仿 真 模 型测 试 无 误 后 , 再 使 用 Q u ar t u s II 软 件 的 嵌 入 式 逻 辑 分 析 仪 工 具 ...
论文研究-数字视频展台中DDR SDRAM控制器的设计 .pdf
浏览:82
数字视频展台中DDR SDRAM控制器的设计,田晓亮,程永强,本文介绍了DDR SDRAM的系统命令和结构,并分析其工作方式。设计了一种基于状态机的,适用于数字视频展台的DDR SDRAM控制器,对控制器的
DDR_SDRAM标准
浏览:37
这是一份关于DDR SDRAM的标准,里面详细记载的DDR和SDRAM的标准,有需要的朋友可以下载来研究下
DDR_SDRAM控制器的VHDL
浏览:14
DDR_SDRAM控制器的VHDL代码已经测试
DDR SDRAM的写操作
浏览:188
DDR SDRAM的写操作如图所示。仍然是与同步DRAM相同,瞪着ACT指令的发出而发出WRITE指令。但DDR-SDRAM数据不是与WRITE指令同时发出的,而是在一个时钟后赋予数据,这是与同步DRAM的不同之处。 图 DDR-SRAM的写操作 另外,DDR-SDRAM锁存数据的时序不是利用CLK,而是利用DQS信号。在DRAM控制器端确定数据后等待若干个延迟时间,选通DQS。而
DDR SDRAM基本原理
浏览:166
DDR SDRAM 基本原理简介,大致初步了解DDR,适合入门级
DDR2SDRAM 控制器的FPGA实现.pdf
浏览:35
DDR2SDRAM 控制器的FPGA实现.pdf
基于FPGA 的DDR2 SDRAM 控制器的设计与实现
浏览:3
4星 · 用户满意度95%
深入分析了当前国际上存储控制器的技术发展趋势和DDR2 SDRAM 控制器的详细技术规范,在参考国际主流DDR2 内存控制器实现方式的基础上,按照传输层和物理层方式,基于FPGA 设计并实现了DDR2 SDRAM 控制器。
基于VerilogHDL的DDR2SDRAM控制器设计
浏览:172
基于VerilogHDL的DDR2SDRAM控制器设计,讲解了DDR2SDRAM控制器的设计方法,及模块设计。
DDR2 SDRAM控制器的设计及FPGA验证
浏览:106
3星 · 编辑精心推荐
DDR2 SDRAM控制器的设计及FPGA验证
ISE MIG1.6 生成的DDR SDRAM控制器代码(含TESHBENCH)
浏览:170
ISE MIG1.6 生成的DDR SDRAM控制器代码(含TESHBENCH)
评论
收藏
内容反馈
立即下载
资源评论
资源反馈
评论星级较低,若资源使用遇到问题可联系上传者,3个工作日内问题未解决可申请退款~
联系上传者
评论
ganlanyedeai
粉丝: 1
资源:
3
私信
上传资源 快速赚钱
我的内容管理
展开
我的资源
快来上传第一个资源
我的收益
登录查看自己的收益
我的积分
登录查看自己的积分
我的C币
登录后查看C币余额
我的收藏
我的下载
下载帮助
前往需求广场,查看用户热搜
最新资源
Windows系统上安装TensorFlow的教程.md
Windows系统上安装TensorFlow的教程.md
Navicat for MySQL远程连接工具最新安装包
基于STM32F103RC的电子相册(原理图、PCB源文件、程序源码及制作).zip
Windows系统上安装TensorFlow的教程
WindowsFormsApplication.zip
bootstrap (V3+V4+V5三个版本)
安都无法联网i房间里王府井欧文浪费
Android面试题.txt
python 绘制、打印爱心代码
资源上传下载、课程学习等过程中有任何疑问或建议,欢迎提出宝贵意见哦~我们会及时处理!
点击此处反馈
安全验证
文档复制为VIP权益,开通VIP直接复制
信息提交成功