DDR SDRAM控制器verilog代码
5星 · 超过95%的资源 需积分: 36 174 浏览量
2016-07-05
14:49:53
上传
评论 4
收藏 476KB ZIP 举报 
DDR SDRAM控制器verilog代码.zip （33个子文件） 
DDR SDRAM控制器verilog代码 DDR SDRAM 
mem_interface_top_rd_wr_addr_fifo_0.txt 4KB mem_interface_top_user_interface_0.txt 4KB mem_interface_top_main_0.txt 5KB mem_interface_top_data_path_0.txt 4KB mem_interface_top_v4_dq_iob.txt 3KB mem_interface_top_parameters_0.txt 4KB mem_interface_top_rd_data_0.txt 19KB mem_interface_top_ddr_controller_0.txt 53KB mem_interface_top_data_write_0.txt 5KB mem_interface_top_cmp_rd_data_0.txt 6KB mem_interface_top_data_tap_inc.txt 4KB mem_interface_top_backend_rom_0.txt 6KB mem_interface_top.txt 3KB mem_interface_top_rd_data_fifo_0.txt 7KB
使用 Virtex-4 FPGA 器件实现DDR SDRAM控制器.pdf 625KB mem_interface_top_idelay_ctrl.txt 1KB mem_interface_top_tap_ctrl_0.txt 16KB mem_interface_top_pattern_compare8.txt 6KB mem_interface_top_v4_dqs_iob.txt 3KB mem_interface_top_v4_dm_iob.txt 2KB mem_interface_top_infrastructure.txt 4KB mem_interface_top_data_gen_16.txt 7KB mem_interface_top_infrastructure_iobs_0.txt 4KB mem_interface_top_iobs_0.txt 5KB mem_interface_top_addr_gen_0.txt 5KB mem_interface_top_data_path_iobs_0.txt 56KB mem_interface_top_wr_data_fifo_16.txt 2KB mem_interface_top_top_0.txt 11KB mem_interface_top_controller_iobs_0.txt 4KB mem_interface_top_backend_fifos_0.txt 4KB mem_interface_top_test_bench_0.txt 7KB mem_interface_top_tap_logic_0.txt 5KB mem_interface_top_RAM_D_0.txt 4KB资源评论
qq10832270302016-12-02代码还是很有用的，里面的内容非常有价值
