DDR－SDRAM的信号

DDR SDRAM的信号例如图1所示，在这里，作为4M×16位×4块结构的256M位的DDR SDRAM，我们以ELPIDA公司（NEO与日立的合资公司）的HM5425161B为例进行说明。在同步DRAM的基础上添加的信号标注了※符号，与DRAM控制器的连接如图2所示。首先我们针对这些信号进行说明。 　　图1 DDR－SDRAM的信号 　　图2 DDR－SDRAM的连接 　　1.  CLK（反相时钟） 　　同步DRAM只有一个时钟输入，与上升沿同步进行操作，而DDR－SDRAM同时也利用反相时钟。在DMU／DML（数据屏蔽）、DQSU／DQSL（数据选通）和DQn（数据）的采样时