没有合适的资源？快使用搜索试试~
我知道了~
文库首页
课程资源
嵌入式
QUARTUS秒表实验VHDL
QUARTUS秒表实验VHDL
共1个文件
ppt：1个
秒表，实验，VHDL
需积分: 10
10 下载量
94 浏览量
2009-08-02
21:46:31
上传
评论
2
收藏
573KB
RAR
举报
温馨提示
立即下载
秒表实验VHDL 秒表实验VHDL 秒表实验VHDL 秒表实验VHDL
资源推荐
资源详情
资源评论
VHDL 实现秒表的控制
浏览：74
利用VHDL实现一小时的秒表计时，适合于初学者对VHDL语言的学习
基于quartus的秒表设计（VHDL）
浏览：33
5星 · 资源好评率100%
VHDL Quartus 计数器 秒表 完整程序及仿真文件
vhdl语言实现秒表功能
浏览：50
利用vhdl语言编写的秒表功能，通过编译无错误
基于quartus2的秒表实验
浏览：18
5星 · 资源好评率100%
这是基于QUARTUS2的秒表实验，并用VHDL书写，已通过仿真，并下载到FPGA上也以通过。适合初学者学习分频等模块的设计。
基于Quartus的数字秒表设计
浏览：67
课程实验 秒表的显示范围是00:00:00-59:59:99，显示精度为10ms，其拥有可控的自动报警功能（可通过蜂鸣器控制模块的clk端选择计数一小时后报时或者不报时，如想要报时则接通clk端，反之clk端断开，选择报时则计数达到一小时后蜂鸣器会响一声，否则蜂鸣器不响，）、可控的启动功能
利用QUARTUS II软件 电子秒表设计
浏览：182
5星 · 资源好评率100%
1）秒表由5位七段LED显示器显示，其中一位显示“minute”,四位显示“second”，其中显示分辩率为0.01 s，计时范围是0—9分59秒99毫秒； 2）具有清零、启动计时、暂停计时及继续计时等控制功能； 3）控制开关为两个：启动（继续）/暂停计时开关和复位开关； 4）具有简单的记忆分析功能，即：能够记忆最近3次记录的时间，并用LED显示其中最大的时间值和最小的时间值。
基于QuartusⅡ的带计时器功能的秒表系统设计
浏览：104
4星 · 用户满意度95%
以Quartus Ⅱ4. 0 为设计平台,以现场可编程门阵列(FPGA) 器件为核心,设计了一个具 体数字系统即带计时器功能的秒表系统,使用Quartus Ⅱ4. 0 的综合器和仿真器对系统进行了编译和 仿真,得出了正确的仿真结果。
FPGA设计软件quartus2使用教程
浏览：146
3星 · 编辑精心推荐
fpga设计软件quartus2软件的使用，含有一些vhdl程序实例
秒表VHDL程序
浏览：17
秒表VHDL程序，使用quartus II,用6进制计数器，10进制计数器搭成的秒表。
用Quartus2编的数字时钟(VHDL语言)
浏览：43
5星 · 资源好评率100%
用Quartus2编的数字时钟 VHDL语言 可以开始停止，清零，调整时间，还会整点报时
基于FPGA的数字秒表的VHDL设计
浏览：14
4星 · 用户满意度95%
本文包含基于FPGA使用VHDL语言设计秒表的源代码以及作品总结文档，是本人在全国大学生电子设计大赛前的实训时的作品。
基于vhdl的秒表设计
浏览：16
分模块设计，基于vhdl的秒表设计，，基于quartus9.0版本设计的秒表，可启动暂停，适合于初学者，
VHDL语言设计的秒表
浏览：106
使用Quartus II对本设计进行编译和仿真。首先创建工程,使用文本编辑器输入本设计的所有模块的源程序,把G-1DE.vhd设为顶层文件。把本设计中的所有设计文件添加进工程后,先对每个模块进行编译纠错,然后把各个模块连接...
miaobiao.rar_countdown vhdl code_miaobiao_stopwatch quartus_vhdl
浏览：94
完整的的倒计时秒表设计（指示带闪烁）ＶＨＤＬ代码，Ｑuartus 2开发环境，Archive文件，在Ｑuartus2解压即可。
基于VHDL的数字时钟设计
浏览：57
数电课设，用VHDL做的数字时钟，开发板芯片型号为Altera 的 EP4CE6F17C8，时钟具有整点报时，数码管显示，设定时间，转换计时机制，复位的功能，有详细注释，编译器版本为Quartus II 18.0
vhdl设计秒表
浏览：78
vhdl设计的简单秒表，基于QUARTUS2
用VHDL语言写的一个秒表程序
浏览：55
4星 · 用户满意度95%
自己写的Quartus||仿真的秒表，已经验证过了的
基于cyclone2 FPGA（Vhdl+Verilog语言）毕业设计资料quartus工程源码合集+文档说明（25份）.zip
浏览：41
5星 · 资源好评率100%
基于cyclone2 FPGA（Vhdl+Verilog语言）毕业设计资料quartus工程源码合集+文档说明（25份）： 基于FPGA与DS18B20温度传感器的通信实现 基于FPGA的64位8级流水线加法器 基于FPGA的DDS任意波形输出 基于FPGA的fir...
FPGA课程设计任务书-数字电子钟设计 .doc
浏览：70
总的程序由几个各具不同功能的单元模块程序拼接而成，其中包括分频程序模块、时分秒计数模块、处理器及外设模块，并且使用QuartusII运用VHDL语言对分频和计数两个模块进行硬件电路设计和电路波形仿真，运用sopc技术...
ZX_2开发板fpga秒表设计（VHDL语言，含程序工程文件和源代码文本文件）
浏览：140
1、秒表接口设计 技术要点： 1）秒表有共有6个输出显示，分别为百分之一秒、十分之一秒、秒、十秒、分、十分，所以共有6个计数器与之相对应，6个计数器的输出全都为BCD码输出，这样便与同显示译码器的连接。 2）开关...
VHDL 秒表
浏览：133
利用vhdl语言和quartus ii6.0设计一个秒表，要有仿真结果
现代计算机组成原理实验讲义
浏览：65
5星 · 资源好评率100%
实验一 QUARTUSII EDA 工具与VHDL 基础实验 实验二 运算器组成实验 实验三 存储器实验 实验四 微控制器实验 实验五 总线控制实验 实验六 基本模型机设计与实现 实验七 带移位运算的模型机设计与实现 实验八 复杂模型...
verilog-format的配置文件
浏览：91
5星 · 资源好评率100%
verilog-format的配置文件
完整版 ISO 26262 最新版（2018）1-12部分.rar
浏览：109
5星 · 资源好评率100%
亲测好用，挺不错的资源，大家快来下载吧！挺有用的！需要的话可以来下载哦！ISO 26262 第二版，2018版（1-12部分），最新版本，英文版本
中航光电_连接器手册（全）.pdf
浏览：138
5星 · 资源好评率100%
中航光电高速/差分/背板连接器，pcb接插件，工业用的接插件，差分信号的接插件，功率电源的接插件，质量可靠种类繁多价格吓死人，研究所基本都用这家。
STM32通过298N控制电机.zip
浏览：86
3星 · 编辑精心推荐
STM32通过298N控制电机.zip
英飞凌AURIX TC27x D-Step芯片用户手册(Infineon-TC27x_D-step-UM-v02_02-EN.pdf)
浏览：178
3星 · 编辑精心推荐
英飞凌AURIX TC27x D-Step芯片用户手册，详细讲解了TC27x的各个模块的设计和使用，全文5063页，是开发工程师的必备手册，超级详细
【源码】基于贝叶斯优化的LSTM时间序列预测
浏览：161
5星 · 资源好评率100%
LSTM Time Series Prediction with Bayesian optimization.zip
全国大学生电子设计竞赛设计报告模板(最新).doc
浏览：87
设计报告模板分享，私以为去年拿奖其实报告出了挺大力的，在现在大家都在以功能实现为目标忽视论文书写的环境里，有一个好的模板还是很占优势的。
收起资源包目录
.rar
（1个子文件）
秒表实验.ppt
757KB
共 1 条
1
评论
收藏
内容反馈
立即下载
资源评论
资源反馈
评论星级较低，若资源使用遇到问题可联系上传者，3个工作日内问题未解决可申请退款~
联系上传者
评论
duan123428111004
粉丝: 0
资源:
3
私信
上传资源 快速赚钱
我的内容管理
展开
我的资源
快来上传第一个资源
我的收益
登录查看自己的收益
我的积分
登录查看自己的积分
我的C币
登录后查看C币余额
我的收藏
我的下载
下载帮助
前往需求广场，查看用户热搜
最新资源
基于stm32单片机protues仿真的温湿度控制系统设计（仿真图、源代码）
词向量：自然语言处理的基石
mybatis动态sql
40G微信小程序开发教程（工具插件+视频教程）
Android Widget开发代码示例详细说明
智能窗帘，BH1750+DHT11+OLED+时钟模块+舵机+按键
0425DormAJAX项目包
pig-detection 带标注数据集
户籍管理系统【尚学堂·百战程序员】.zip
基于CNN+LSTM+attention的分布式光伏预测项目源码（高分优质项目）.zip
资源上传下载、课程学习等过程中有任何疑问或建议，欢迎提出宝贵意见哦~我们会及时处理！
点击此处反馈
安全验证
文档复制为VIP权益，开通VIP直接复制
信息提交成功
