没有合适的资源?快使用搜索试试~ 我知道了~
LPDDR5x( JESD209-5B)中文版.pdf
需积分: 50 73 下载量 79 浏览量
2022-11-20
21:22:35
上传
评论 6
收藏 33.8MB PDF 举报
温馨提示
试读
621页
LPDDR5x( JESD209-5B)中文版.pdf
资源推荐
资源详情
资源评论
标准
低功耗双倍数据速率 5
(LPDDR5)
JESD209-5B
(JESD209-5A 修订版,2020 年 1 月)
2021 年 6 月
JEDEC 固态技术协会
注意
JEDEC 标准和出版物包含的材料已通过 JEDEC 董事会级别准备、审查和批准,随后由
JEDEC 法律顾问审查和批准。
JEDEC 标准和出版物旨在通过消除制造商和购买者之间的误解、促进产品的互换性和改
进以及帮助购买者选择和获得适合 JEDEC 成员以外的人使用的合适产品来服务于公众利
益,无论该标准将在国内或国际上使用。
JEDEC 标准和出版物的采用与采用是否涉及专利或文章、材料或工艺无关。通过这种行
为,JEDEC 不对任何专利所有者承担任何责任,也不对采用 JEDEC 标准或出版物的各方
承担任何义务。
JEDEC 标准和出版物中包含的信息代表了一种完善的产品规范和应用方法,主要是从固
态设备制造商的角度来看。在 JEDEC 组织内,有一些程序可以进一步处理 JEDEC 标准
或出版物,并最终成为 ANSI 标准。
除非满足标准中规定的所有要求,否则不得声称符合本标准。
与本 JEDEC 标准或出版物内容相关的查询、评论和建议应通过以下地址发送给
JEDEC,或参阅www.jedec.org 在标准和文档下获取替代联系信息。
由.出版
©JEDEC 固态技术协会 2021 3103 North 10th
Street
南 240 号套房
弗吉尼亚州阿灵顿 22201-2107
本文件可免费下载;但是 JEDEC 保留该材料的版权。下载此文件即表示
个人同意不对由此产生的材料收费或转售。
价格:联系 JEDEC
美国印制。保留所
有权利
JEDEC 标准编号 209-5B
iii
内容
1 范围 ............................................................................................................................. 1
2 概述 ............................................................................................................................. 1
2.1 特征 ............................................................................................................................. 1
2.2 功能说明 ...................................................................................................................... 1
2.2.1 焊盘定义和说明 ........................................................................................................... 3
2.2.2 每字节引脚 .................................................................................................................. 4
2.2.3 LPDDR5/LPDDR5X 组架构 ............................................................................................... 4
2.2.3.1 Bank 配置框图和 Read 操作概要 ................................................................................. 5
2.2.3.1.1 4Banks / 4Bank 组配置 ............................................................................................... 5
2.2.3.1.2 8Banks 模式配置(不适用于 LPDDR5X SDRAM) ........................................................... 6
2.2.3.1.3 16Banks 模式配置 ........................................................................................................ 7
2.2.3.2 LPDDR5/LPDDR5X 地址转换表 ......................................................................................... 8
2.2.3.3 银行架构转型 ............................................................................................................... 8
2.2.3.4 突发行动....................................................................................................................... 8
2.2.4 LPDDR5 SDRAM 寻址 .................................................................................................... 14
2.2.5 速度等级..................................................................................................................... 20
2.2.6 突发序列..................................................................................................................... 22
3 WCK时钟 ...................................................................................................................... 23
4 初始化和训练 ............................................................................................................. 26
4.1 上电、初始化和关机程序 ........................................................................................... 26
4.1.1 电压斜坡和设备初始化 ............................................................................................... 26
4.1.2 双 VDD2 轨设置 (MR13 OP[7]) 及其变化 .................................................................. 30
4.1.3 稳定电源复位初始化 ................................................................................................... 31
4.1.4 断电顺序 ..................................................................................................................... 31
4.1.5 不受控制的断电顺序 ................................................................................................... 31
4.2 训练 ............................................................................................................................ 32
4.2.1 ZQ校准 ........................................................................................................................ 32
4.2.1.1 上电和初始化期间的校准 ........................................................................................... 32
4.2.1.1.1 背景校准 ..................................................................................................................... 33
4.2.1.1.2 在后台校准模式下锁存 ZQ 校准结果 ......................................................................... 34
4.2.1.1.3 基于命令的校准 .......................................................................................................... 34
4.2.1.1.4 在基于命令的校准模式下锁存 ZQ 校准结果 ............................................................... 35
4.2.1.1.5 保持准确校准 - 背景校准模式 .................................................................................. 35
4.2.1.1.6 保持精确校准——基于命令的校准模式 ...................................................................... 36
4.2.1.1.7 在校准模式之间切换 ................................................................................................... 36
4.2.1.1.7.1 当 DVFSQ 未激活时在校准模式之间切换 .................................................................... 36
4.2.1.1.7.2 当 DVFSQ 处于活动状态时在校准模式之间切换 ......................................................... 37
4.2.1.2 ZQ 停止功能 ............................................................................................................... 38
4.2.1.2.1 其他设备共享 ZQ 电阻 ............................................................................................... 38
4.2.1.2.1.1 后台校准模式下的 ZQ 电阻共享 ................................................................................. 38
4.2.1.2.1.2 基于命令的校准模式下的 ZQ 电阻共享 ...................................................................... 38
4.2.1.2.2 当 DVFSQ 处于活动状态时停止背景校准 .................................................................... 38
4.2.1.2.3 VDDQ 断电时停止背景校准.......................................................................................... 39
4.2.1.3 ZQ复位 ........................................................................................................................ 40
4.2.1.4 多管芯封装注意事项 .................................................................................................. 40
4.2.1.4.1 背景校准模式中的其他注意事项................................................................................. 41
4.2.1.4.2 基于命令的校准模式中的其他注意事项 ...................................................................... 41
4.2.1.5 ZQ 外部电阻器、公差和电容负载 ............................................................................... 41
4.2.1.6 流程图示例 ................................................................................................................. 41
4.2.2 命令总线培训 ............................................................................................................. 47
4.2.2.1 三个物理模式寄存器 .................................................................................................. 47
4.2.2.2 命令总线训练模式1 .................................................................................................... 48
JEDEC 标准编号 209-5B
iv
4.2.2.3 命令总线训练模式 1(启用 DVFSQ 的 FSP) ............................................................. 56
4.2.2.4 命令总线训练模式2 .................................................................................................... 61
4.2.2.5 命令总线训练模式 2(启用 DVFSQ 的 FSP) ............................................................. 71
4.2.3 CA VREF 培训 ............................................................................................................. 76
4.2.4 DQ VREF 培训 ............................................................................................................. 76
4.2.5 WCK2CK 练级 ............................................................................................................... 76
4.2.5.1 WCK2CK Leveling Mode(LPDDR4中调用的write-leveling) ..................................... 76
4.2.5.2 WCK2CK 调平程序及相关交流参数 ............................................................................... 77
4.2.6 占空比调节器 (DCA) .................................................................................................. 80
4.2.6.1 占空比调节范围 .......................................................................................................... 81
4.2.6.2 WCK波形与DCA代码变化的关系 .................................................................................... 82
4.2.6.3 DCA Code Change与DQ输出/RDQS时序的关系 ............................................................... 83
4.2.7 读取 DCA(占空比调节器) ........................................................................................ 84
4.2.7.1 读取占空比调节器范围 ............................................................................................... 84
4.2.7.2 Read DCA Code Change与DQ输出/RDQS时序的关系 ...................................................... 84
4.2.8 占空比监视器 (DCM)................................................................................................... 85
4.2.8.1 DCM功能说明 ............................................................................................................... 85
4.2.8.2 DCM序列 ...................................................................................................................... 86
4.2.9 读取 DQ 校准 ............................................................................................................. 88
4.2.9.1 阅读 DQ 校准培训程序 ............................................................................................... 88
4.2.9.2 阅读 DQ 校准示例 ...................................................................................................... 92
4.2.9.3 READ DQ Calibration after Power Down 退出 ......................................................... 93
4.2.9.4 RDC 的 DMI 行为控制 ................................................................................................. 94
4.2.9.4.1.1 DMI 输出行为模式 1................................................................................................... 94
4.2.9.4.1.2 DMI 输出行为模式 2................................................................................................... 94
4.2.10 WCK-DQ培训 ................................................................................................................. 95
4.2.10.1 培训程序 .................................................................................................................... 96
4.2.10.1.1 MR设置与FIFO训练行为的关系 .................................................................................... 97
4.2.10.1.1.1 DMI 输出行为模式 1 ............................................................................................ 99
4.2.10.1.1.2 DMI 输出行为模式 2 ............................................................................................ 99
4.2.10.2 WCK-RDQS_t/对偶训练 ............................................................................................... 100
4.2.10.3 FIFO 指针复位和同步 ............................................................................................... 100
4.2.10.4 写/读 FIFO 命令的命令约束 .................................................................................... 105
4.2.11 RDQS 切换模式 .......................................................................................................... 107
4.2.12 增强型RDQS培训模式 ................................................................................................. 110
4.2.13 基于读/写的 WCK-RDQS_t 训练 ................................................................................ 114
4.2.13.1 MR 设置与基于读/写的 WCK-RDQS_t 训练行为之间的关系 ....................................... 115
4.2.14 Rx 偏置校准培训 ...................................................................................................... 117
4.2.14.1 偏置校准培训说明 .................................................................................................... 117
4.2.14.2 偏置校准训练序列 .................................................................................................... 117
5 简化的 LPDDR5 状态图 ............................................................................................. 118
6 模式寄存器定义 ........................................................................................................ 123
6.1 LPDDR5 SDRAM 中的模式寄存器分配和定义 .............................................................. 123
6.2 LPDDR5X SDRAM 中的模式寄存器分配和定义 ............................................................. 126
6.3 模式寄存器定义 ........................................................................................................ 130
6.3.1 模式寄存器定义 ........................................................................................................ 130
7 操作 .......................................................................................................................... 188
7.1 真值表 ........................................................................................................................ 188
7.1.1 命令真值表 ............................................................................................................... 188
7.2 WCK运营 .................................................................................................................... 191
7.2.1 WCK2CK 同步操作 ...................................................................................................... 191
7.2.1.1 WCK2CK同步 ............................................................................................................... 191
JEDEC 标准编号 209-5B
v
7.2.1.2 带有 WCK2CK 同步位的 CAS 命令 ............................................................................. 192
7.2.1.3 WCK2CK 同步操作后跟 WRITE 命令 ........................................................................... 194
7.2.1.4 WCK2CK 同步操作后跟一个 READ 命令...................................................................... 197
7.2.1.5 WCK2CK 与 CAS 同步操作(WS_FS=1) ......................................................................... 200
7.2.1.6 Rank to rank WCK2CK 同步操作 ............................................................................... 203
7.2.2 WCK2CK SYNC 关闭时序定义 ...................................................................................... 207
7.2.3 写时钟始终开启模式(WCK Always on mode) ......................................................... 217
7.3 行操作 ...................................................................................................................... 222
7.3.1 主动命令 .................................................................................................................. 222
7.3.1.1 8 组模式 SDRAM 操作 ............................................................................................... 224
7.3.1.2 BG 模式 SDRAM 操作................................................................................................. 224
7.3.2 预充电操作 ............................................................................................................... 225
7.3.2.1 预充电操作 ............................................................................................................... 225
7.3.2.2 自动预充电操作 ........................................................................................................ 229
7.3.2.2.1 使用自动预充电从写入到读取的延迟时间 ................................................................ 231
7.3.2.2.2 带自动预充电的突发读取 ......................................................................................... 232
7.3.2.2.3 带自动预充电的突发写入 ......................................................................................... 233
7.4 读/写操作 ................................................................................................................. 234
7.4.1 读写访问操作 ........................................................................................................... 234
7.4.2 阅读前言和后言 ........................................................................................................ 234
7.4.3 突发读取操作 ........................................................................................................... 235
7.4.3.1 读时序 ...................................................................................................................... 235
7.4.3.2 无需额外的 WCK2CK 同步的读到读操作 .................................................................... 237
7.4.3.3 使用额外的 WCK2CK 同步进行读到读操作 ................................................................ 239
7.4.3.4 读操作后跟写操作 .................................................................................................... 240
7.4.4 读突发结束到预充电延迟 (tRBTP) ........................................................................... 242
7.4.5 RDQS模式 ................................................................................................................... 244
7.4.5.1 RDQS时间 ................................................................................................................... 244
7.4.5.2 RDQS 相关功能 .......................................................................................................... 245
7.4.5.3 RDQS 的模式寄存器 .................................................................................................. 247
7.4.5.4 RDQS 模式定义 .......................................................................................................... 248
7.4.6 写序言和后序 ........................................................................................................... 250
7.4.7 突发写操作 ............................................................................................................... 251
7.4.7.1 写时序 ...................................................................................................................... 251
7.4.7.2 无需额外 WCK2CK 同步的写入操作 ........................................................................... 252
7.4.7.3 带有附加 WCK2CK 同步的写到写操作 ....................................................................... 254
7.4.7.4 写操作后跟读操作 .................................................................................................... 255
7.4.8 读写延迟 ................................................................................................................... 256
7.4.8.1 读取和读取到预充电延迟 ......................................................................................... 256
7.4.8.2 写入延迟 .................................................................................................................. 258
7.4.8.3 写恢复时间 ............................................................................................................... 260
7.4.9 屏蔽写入 .................................................................................................................. 262
7.4.10 数据屏蔽 (DM) 和数据总线反转 (DBI-DC) 功能 ..................................................... 266
7.4.10.1 与写入相关命令的 DMI 引脚行为 ............................................................................. 267
7.4.10.2 读取和 MRR 命令的 DMI 引脚行为 ........................................................................... 269
7.4.10.3 具有读取 FIFO 和读取 DQ 校准命令的 DMI 引脚行为 ............................................ 269
7.5 刷新操作 .................................................................................................................. 271
7.5.1 刷新命令 .................................................................................................................. 271
7.5.2 刷新要求 .................................................................................................................. 280
7.5.3 优化刷新 .................................................................................................................. 281
7.5.4 自刷新操作 ............................................................................................................... 283
7.5.4.1 自刷新期间掉电进入和退出 ...................................................................................... 285
7.5.4.2 自刷新过程中掉电退出后命令输入时序 .................................................................... 287
剩余620页未读,继续阅读
资源评论
cf4314
- 粉丝: 0
- 资源: 1
上传资源 快速赚钱
- 我的内容管理 展开
- 我的资源 快来上传第一个资源
- 我的收益 登录查看自己的收益
- 我的积分 登录查看自己的积分
- 我的C币 登录后查看C币余额
- 我的收藏
- 我的下载
- 下载帮助
最新资源
- (2005-2014期间)中国环境统计年鉴
- 2015高中信息技术excel操作题及素材(精品文档).xls
- SW3518S全协议快充USB Type-c接口电源模块硬件参考设计评估版硬件(原理图 +pcb)+封装库文件.zip
- 基于深度强化学习算法实现多星对区域目标观测的规划python源码+数据集+模型+超详细注释.zip
- RT1052+SDRAM(IS42S16160) +SIM7600CE(PCIE接口封装)控制板硬件(原理图+PCB)+封装库
- 2017大学英语四级词汇-excel-列表版(精品文档).xls
- 2017版国家医保药品目录(excel版)完整版.xls
- 基于STM32F103单片机设计的无刷电机控制板硬件(原理图+PCB+BOM)+MCU软件控制源码+文档资料.zip
- 肺结节检测数据集VOC+YOLO格式1186张1类别.zip
- Faster-RCNN基于知识蒸馏的目标检测模型增量深度学习方法python源码+项目运行说明.zip
资源上传下载、课程学习等过程中有任何疑问或建议,欢迎提出宝贵意见哦~我们会及时处理!
点击此处反馈
安全验证
文档复制为VIP权益,开通VIP直接复制
信息提交成功