【提供操作视频】vivado2019.2平台中纯verilog开发的NMS归一化最小和LDPC译码实现,含testbench

1.领域：FPGA，NMS归一化最小和LDPC译码算法 2.内容：【提供操作视频】vivado2019.2平台中纯verilog开发的NMS归一化最小和LDPC译码实现,含testbench 码长为9216 3.用处：用于NMS归一化最小和LDPC译码算法编程学习 4.指向人群：本科，硕士，博士等教研使用 5.运行注意事项： 使用vivado2019.2或者更高版本测试，用软件打开FPGA工程，然后参考提供的操作录像视频跟着操作。 工程路径必须是英文，不能中文。