没有合适的资源?快使用搜索试试~ 我知道了~
温馨提示
基于FPGA的巴克码实现,verilog编程开发+含代码操作演示视频 运行注意事项:使用vivado2019.2或者更高版本测试,用软件打开FPGA工程,然后参考提供的操作录像视频跟着操作。工程路径必须是英文,不能中文。
资源推荐
资源详情
资源评论
收起资源包目录
基于FPGA的巴克码实现,verilog编程开发+含代码操作演示视频 (253个子文件)
__synthesis_is_complete__ 0B
操作录像0009.avi 55.67MB
elaborate.bat 1KB
simulate.bat 908B
compile.bat 834B
runme.bat 229B
xsim_1.c 9KB
xsim_1.c 8KB
xsim_1.c 5KB
xsim_1.c 5KB
xsim.dbg 38KB
xsim.dbg 24KB
xsim.dbg 10KB
xsim.dbg 8KB
buk.dcp 11KB
xsimk.exe 166KB
xsimk.exe 130KB
xsimk.exe 95KB
xsimk.exe 71KB
usage_statistics_ext_xsim.html 3KB
usage_statistics_ext_xsim.html 3KB
usage_statistics_ext_xsim.html 3KB
usage_statistics_ext_xsim.html 3KB
.xsim_webtallk.info 64B
.xsim_webtallk.info 64B
.xsim_webtallk.info 64B
.xsim_webtallk.info 64B
xsimSettings.ini 1KB
xsimSettings.ini 1KB
xsimSettings.ini 1KB
xsimSettings.ini 1KB
xsim.ini 40B
webtalk_1086772.backup.jou 895B
webtalk_1088468.backup.jou 895B
webtalk.jou 881B
webtalk_9856.backup.jou 880B
webtalk_1085572.backup.jou 873B
webtalk_1082872.backup.jou 873B
vivado.jou 693B
ISEWrap.js 8KB
rundef.js 1KB
runme.log 17KB
webtalk_1088468.backup.log 1KB
webtalk_9856.backup.log 1KB
webtalk_1086772.backup.log 1KB
webtalk.log 1KB
webtalk_1085572.backup.log 1KB
webtalk_1082872.backup.log 1KB
elaborate.log 601B
xsimkernel.log 334B
xsimkernel.log 323B
xsimkernel.log 316B
xsimkernel.log 221B
xsimcrash.log 0B
xsimcrash.log 0B
xsimcrash.log 0B
compile.log 0B
xsimcrash.log 0B
xvlog.log 0B
simulate.log 0B
project_11.lpr 290B
xsim.mem 30KB
xsim.mem 14KB
sine.mem 5KB
sine.mem 5KB
xsim.mem 4KB
xsim.mem 3KB
xsim_0.win64.obj 118KB
xsim_0.win64.obj 91KB
xsim_0.win64.obj 37KB
xsim_0.win64.obj 11KB
xsim_1.win64.obj 6KB
xsim_1.win64.obj 5KB
xsim_1.win64.obj 3KB
xsim_1.win64.obj 3KB
vivado.pb 27KB
xelab.pb 1KB
buk_utilization_synth.pb 291B
xvlog.pb 16B
tb_vlog.prj 1KB
FFT128_tb_vlog.prj 697B
hw_tbv_vlog.prj 466B
cordictanh_tb_vlog.prj 318B
barc_tp_vlog.prj 236B
xsim.reloc 7KB
xsim.reloc 4KB
xsim.reloc 2KB
xsim.reloc 1KB
xsim.rlx 827B
xsim.rlx 797B
xsim.rlx 792B
xsim.rlx 771B
xil_defaultlib.rlx 374B
buk_utilization_synth.rpt 7KB
.vivado.begin.rst 222B
.Vivado_Synthesis.queue.rst 0B
.vivado.end.rst 0B
xsim.rtti 372B
xsim.rtti 323B
xsim.rtti 323B
共 253 条
- 1
- 2
- 3
资源评论
fpga和matlab
- 粉丝: 17w+
- 资源: 2630
上传资源 快速赚钱
- 我的内容管理 展开
- 我的资源 快来上传第一个资源
- 我的收益 登录查看自己的收益
- 我的积分 登录查看自己的积分
- 我的C币 登录后查看C币余额
- 我的收藏
- 我的下载
- 下载帮助
最新资源
资源上传下载、课程学习等过程中有任何疑问或建议,欢迎提出宝贵意见哦~我们会及时处理!
点击此处反馈
安全验证
文档复制为VIP权益,开通VIP直接复制
信息提交成功