基于FPGA的边缘提取，在vivado中使用verilog实现图像的边缘提取，包含testbench

基于FPGA的边缘提取，在vivado中使用verilog实现图像的边缘提取。 软件版本为vivado2019.2 分别使用sobel算子和Robert算子实现灰度图边缘提取功能。 assign fac1 = ({2'b00,p1}+{1'b0,p2,1'b0}+{2'b00,p3})-({2'b00,p7}+{1'b0,p8,1'b0}+{2'b00,p9}); assign fac2 = ({2'b00,p3}+{1'b0,p6,1'b0}+{2'b00,p9})-({2'b00,p1}+{1'b0,p4,1'b0}+{2'b00,p7}); assign mag_fac1 = mag(fac1); assign mag_fac2 = mag(fac2);