quartus下实现TDC，有博客内容介绍，使用verilog语言实现。

+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+ ; Legal Partition Candidates ; +----------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+ ; Hierarchy ; Input ; Constant Input ; Unused Input ; Floating Input ; Output ; Constant Output ; Unused Output ; Floating Output ; Bidir ; Constant Bidir ; Unused Bidir ; Input only Bidir ; Output only Bidir ; +----------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+ ; uut3 ; 66 ; 0 ; 0 ; 0 ; 2 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; ; uut2|uut|scfifo_component|auto_generated|dpfifo|wr_ptr ; 3 ; 0 ; 0 ; 0 ; 10 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; ; uut2|uut|scfifo_component|auto_generated|dpfifo|usedw_counter ; 4 ; 0 ; 0 ; 0 ; 10 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; ; uut2|uut|scfifo_component|auto_generated|dpfifo|rd_ptr_msb ; 3 ; 0 ; 0 ; 0 ; 9 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; ; uut2|uut|scfifo_component|auto_generated|dpfifo|two_comparison ; 20 ; 10 ; 0 ; 10 ; 1 ; 10 ; 10 ; 10 ; 0 ; 0 ; 0 ; 0 ; 0 ; ; uut2|uut|scfifo_component|auto_generated|dpfifo|almost_full_comparer ; 20 ; 10 ; 0 ; 10 ; 1 ; 10 ; 10 ; 10 ; 0 ; 0 ; 0 ; 0 ; 0 ; ; uut2|uut|scfifo_component|auto_generated|dpfifo|FIFOram ; 88 ; 0 ; 0 ; 0 ; 64 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; ; uut2|uut|scfifo_component|auto_generated|dpfifo ; 68 ; 0 ; 0 ; 0 ; 66 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; ; uut2|uut|scfifo_component|auto_generated ; 68 ; 0 ; 0 ; 0 ; 66 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; ; uut2|uut ; 68 ; 12 ; 0 ; 12 ; 66 ; 12 ; 12 ; 12 ; 0 ; 0 ; 0 ; 0 ; 0 ; ; uut2 ; 55 ; 0 ; 0 ; 0 ; 65 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; ; uut1|uut_cc ; 3 ; 0 ; 0 ; 0 ; 17 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; ; uut1|uut_fc2|uut3|enc ; 800 ; 0 ; 0 ; 0 ; 10 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; ; uut1|uut_fc2|uut3|gen[199].uut|ff3 ; 4 ; 2 ; 0 ; 2 ; 1 ; 2 ; 2 ; 2 ; 0 ; 0 ; 0 ; 0 ; 0 ; ; uut1|uut_fc2|uut3|gen[199].uut|ff2 ; 4 ; 2 ; 0 ; 2 ; 1 ; 2 ; 2 ; 2 ; 0 ; 0 ; 0 ; 0 ; 0 ; ; uut1|uut_fc2|uut3|gen[199].uut|ff1 ; 4 ; 2 ; 0 ; 2 ; 1 ; 2 ; 2 ; 2 ; 0 ; 0 ; 0 ; 0 ; 0 ; ; uut1|uut_fc2|uut3|gen[199].uut|ff0 ; 4 ; 2 ; 0 ; 2 ; 1 ; 2 ; 2 ; 2 ; 0 ; 0 ; 0 ; 0 ; 0 ; ; uut1|uut_fc2|uut3|gen[199].uut|CARRY4_inst ; 10 ; 11 ; 1 ; 11 ; 8 ; 11 ; 11 ; 11 ; 0 ; 0 ; 0 ; 0 ; 0 ; ; uut1|uut_fc2|uut3|gen[199].uut ; 2 ; 0 ; 0 ; 0 ; 5 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; ; uut1|uut_fc2|uut3|gen[198].uut|ff3 ; 4 ; 2 ; 0 ; 2 ; 1 ; 2 ; 2 ; 2 ; 0 ; 0 ; 0 ; 0 ; 0 ; ; uut1|uut_fc2|uut3|gen[198].uut|ff2 ; 4 ; 2 ; 0 ; 2 ; 1 ; 2 ; 2 ; 2 ; 0 ; 0 ; 0 ; 0 ; 0 ; ; uut1|uut_fc2|uut3|gen[198].uut|ff1 ; 4 ; 2 ; 0 ; 2 ; 1 ; 2 ; 2 ; 2 ; 0 ; 0 ; 0 ; 0 ; 0 ; ; uut1|uut_fc2|uut3|gen[198].uut|ff0 ; 4 ; 2 ; 0 ; 2 ; 1 ; 2 ; 2 ; 2 ; 0 ; 0 ; 0 ; 0 ; 0 ; ; uut1|uut_fc2|uut3|gen[198].uut|CARRY4_inst ; 10 ; 11 ; 1 ; 11 ; 8 ; 11 ; 11 ; 11 ; 0 ; 0 ; 0 ; 0 ; 0 ; ; uut1|uut_fc2|uut3|gen[198].uut ; 2 ; 0 ; 0 ; 0 ; 5 ; 0