没有合适的资源?快使用搜索试试~ 我知道了~
Verilog----HDL辅导--2021---.pptx
需积分: 9 0 下载量 58 浏览量
2021-07-20
11:20:08
上传
评论
收藏 908KB PPTX 举报
温馨提示
试读
64页
HDL辅导教材
资源详情
资源评论
资源推荐
Verilog 硬件描述语言
基本语法规则
Verilog-HDL 语言
•
VerilogHDL 语言作为一种硬件描述语言,已经被广泛应
用到数字电路系统设计中 .
•
许多 EDA 工具以 VerilogHDL 语言所编写的数字电路系
统描述作为标准输入,
•
在各种 EDA 工具之间,也可以通过以 VerilogHDL 语言
所编写的程序,完成对数字电路系统的描述、传递设计
信息。
VerilogHDL 语言的主要内容
1. 了解 VerilogHDL 语言的产生和作用;
2. 学习 VerilogHDL 语言对数字系统的描述方法;
3. VerilogHDL 语言中的信号以及信号的类型、定义和使用;
4. 模块体的描述:
结构级描述的方法、数据流描述方法和行为级描述方法;
5. 测试环境 (testbeneh) 设计的一般方法;
6. 可综合的 VerilogHDL 语言设计的一般方法。
硬件设计回顾
•
在硬件描述高级语言出现之前,硬件设计者主要采取两种
传统的设计方法:
•
使用布尔表达式来完成逻辑设计;
•
或者使用原理图来完成逻辑设计。
•
这两种方法至今仍然还在使用。
硬件设计回顾
•
目前的硬件描述高级语言设计工具主要支持下列层次的描
述方式:
系统级、
芯片级、
寄存器传输级、
门级、
电路级、
硅片级。
在每一个描述层次上,都同时支持行为级和结构级描述。
剩余63页未读,继续阅读
Miranda_bfy
- 粉丝: 0
- 资源: 2
上传资源 快速赚钱
- 我的内容管理 展开
- 我的资源 快来上传第一个资源
- 我的收益 登录查看自己的收益
- 我的积分 登录查看自己的积分
- 我的C币 登录后查看C币余额
- 我的收藏
- 我的下载
- 下载帮助
安全验证
文档复制为VIP权益,开通VIP直接复制
信息提交成功
评论0