纯verilog 例程
功能：数据产生模块产生00-62，存于sdram,然后读出，发送到串口。串口接收一直显示00-62.
同时2位LED闪烁。
串口助手，推荐sscom 5.12.1
115200
校验 ODD 偶
数据位8位
停止位1
16进制显示
此例程引脚为A3核心板，如需用在别的板上，需自行更改引脚。
SDRAM参考设计文档学习手册+cyclone4e FPGA读写SDRAM例程Verilog语言quartus18.0工程源码 （269个子文件） 
_info 3KB _vmake 26B sdram_top.vpr.ammdb 955B sdram_top.root_partition.cmp.ammdb 819B sdram_top.map.ammdb 133B verilog.asm 39KB verilog.asm 28KB verilog.asm 22KB verilog.asm 19KB verilog.asm 14KB verilog.asm 14KB verilog.asm 14KB verilog.asm 13KB verilog.asm 8KB verilog.asm 5KB verilog.asm 5KB verilog.asm 5KB verilog.asm 5KB ctl_inf.v.bak 11KB sdram_top.qsf.bak 6KB sdram_top.v.bak 6KB data_generate.v.bak 5KB address_gen.v.bak 5KB command.v.bak 5KB sdr_sdram.v.bak 4KB sdram_top.sdc.bak 3KB sdram_top_tb.v.bak 2KB sdram_top.cmp.bpm 2KB sdram_top.map.bpm 2KB sdram_top.cmp.cdb 83KB sdram_top.rtlv_sg.cdb 43KB sdram_top.root_partition.cmp.cdb 35KB sdram_top.map.cdb 29KB sdram_top.root_partition.map.cdb 29KB sdram_top.(5).cnf.cdb 11KB sdram_top.(3).cnf.cdb 9KB sdram_top.(10).cnf.cdb 7KB sdram_top.(9).cnf.cdb 6KB sdram_top.rtlv_sg_swap.cdb 5KB sdram_top.(6).cnf.cdb 5KB sdram_top.(0).cnf.cdb 4KB sdram_top.(7).cnf.cdb 4KB sdram_top.(11).cnf.cdb 3KB sdram_top.root_partition.map.hbdb.cdb 3KB sdram_top.(4).cnf.cdb 2KB sdram_top.(2).cnf.cdb 2KB sdram_top.map_bb.cdb 2KB sdram_top.(1).cnf.cdb 2KB sdram_top.(8).cnf.cdb 2KB sdram_top.root_partition.map.reg_db.cdb 554B sdram_top.cdf 345B logic_util_heursitic.dat 33KB _primary.dat 4KB _primary.dat 4KB _primary.dat 3KB _primary.dat 2KB _primary.dat 2KB _primary.dat 2KB _primary.dat 2KB _primary.dat 1KB _primary.dat 1KB _primary.dat 698B _primary.dat 696B _primary.dat 614B _primary.dat 565B sdram_top.db_info 144B sdram_top.db_info 144B _primary.dbs 14KB _primary.dbs 8KB _primary.dbs 7KB _primary.dbs 7KB _primary.dbs 5KB _primary.dbs 3KB _primary.dbs 3KB _primary.dbs 2KB _primary.dbs 2KB _primary.dbs 1KB _primary.dbs 1KB _primary.dbs 642B _primary.dbs 624B sdram_top.tiscmp.slow_1200mv_85c.ddb 247KB sdram_top.tiscmp.slow_1200mv_0c.ddb 246KB sdram_top.tiscmp.fast_1200mv_0c.ddb 244KB sdram_top.tiscmp.fastest_slow_1200mv_0c.ddb 136KB sdram_top.tiscmp.fastest_slow_1200mv_85c.ddb 136KB sdram_top.asm_labs.ddb 16KB sdram_top.tis_db_list.ddb 306B sdram_top.root_partition.cmp.dfp 33B
基于FPGA的Verilog语言描述的SDRAM接口电路设计.doc 4.14MB SDR_SDRAM_控制器白皮书_中英文对照版本.doc 983KB SDRAM之参数解释.doc 366KB SDRAM控制器.doc 185KB sdram_top.done 26B sdram_top.autos_3e921.map.dpi 8KB sdram_top.root_partition.map.dpi 4KB sdram_top.autoh_e4eb1.map.dpi 1KB sdram_top.root_partition.map.hbdb.hb_info 48B sdram_top.pre_map.hdb 33KB sdram_top.cmp.hdb 29KB sdram_top.rrp.hdb 29KB共 269 条
- 1
- 2
- 3
资源评论
qq_399646982022-04-18用户下载后在一定时间内未进行评价，系统默认好评。- m0_751013232024-09-25资源有一定的参考价值，与资源描述一致，很实用，能够借鉴的部分挺多的，值得下载。
LFX201413_WP2023-09-20总算找到了自己想要的资源，对自己的启发很大，感谢分享~- 2301_771407632024-05-20总算找到了自己想要的资源，对自己的启发很大，感谢分享~
GJZGRB
- 粉丝: 2943
- 资源: 7737
下载权益
C知道特权
VIP文章
课程特权
VIP享7折，此内容立减3.57元 开通VIP
