低功耗低成本数字时钟的设计与制作.pdf
版权申诉
169 浏览量
2022-11-11
21:02:51
上传
评论
收藏 203KB PDF 举报
低功耗低成本数字时钟的设计与制作
【摘要】设计制作一款计时准确的、采用动态显示和亮度自动控制等节电工
作方式的、使用 CMOS 门电路芯片最少的高精度低功耗低成本数字时钟，其耗
电量仅为常规静态显示模式的 1.8%，24 小时计时误差小于 0.5秒。
【关键词】低功耗；低成本；设计；制作
1.数字时钟电路的功能说明
设计制作一款由 4000 系列 CMOS 门电路芯片构成的“高精度低功耗低成
本数字时钟”，由于 4000 系列 CMOS 门电路芯片具有零静态功耗和电源电压范
围宽（3～15V ）、输出电压可以达到全摆幅、输入端几乎不取电流、抗干扰能力
强、价格低廉等优点，所以可使整机元器件成本降低到 15 元以下，采用动态显
示、亮度自动控制等节电工作方式，耗电量仅为常规静态显示模式的 1.8%，24
小时计时误差小于 0.5秒。其电路原理框图如图 1 所示。由图 1 知，电路由 1HZ
脉冲产生电路，60 分频的“秒/分”计数电路、12 分频的“小时”计数电路，译码驱
动显示电路，时间校准电路，“时、分、秒”循环显示控制及夜间工作在节电模式
时的亮度自动控制电路等 6 部分组成。
2.主要元器件的选择
2.1 十进制加计数器/7段译码器 CD4033 芯片
十进制加计数器/7段译码器 CD4033 芯片的引脚图及其十进制计数功能表
分别如图 2（a）、（b 所示。由图 2（a）知，CD4033 为 DIP16 封装。该芯片常用
于十进制计数，计数状态同时可作为译码输出。各引脚功能是：CP 为时钟信号
输入端，上升沿触发；使能端 INH=0 时，允许计数，INH=1 时，禁止计数；R
为加计数清零端，高电平有效。RBI 、RBO 分别为串行消零输入端和串行消零输
出端。当计数器计数到零时，若 RBI=0 ，显示器消隐零，并由 RBO 输出一个时
钟周期的负脉冲；若 RBI=1 ，则显示器显示零，RBO 为高电平。LT 为灯测试端，
LT=1 时，笔划全亮（高电平有效）。
2.2 双 BCD 同步加计数器 CD4518 芯片
双 BCD 同步加计数器 CD4518 芯片的引脚图及其输出端波形图分别如图
3(a)、(b)所示[1]。从图 3(a)知，CD4518 为 DIP16 封装。芯片常用于多级同步计
数、多级串行计数和同步分频器，其内部包含两个相互独立的计数器单元，各引
脚功能是：CP1 、CP2 为时钟信号输入端，上升沿触发，当 EN1 、EN2 为高电平
时有效；EN1 、EN2 为时钟信号输入端，下降沿触发，当 CP1 、CP2 端低电平时
有效；Q1A ～Q4A 、Q1B ～Q4B 为计数器输出端，2 组 8 个，为二—十进制计数
器；R1 、R2 为加计数清零端，高电平有效。从图 3(b)知，“分”的进位信号脉冲
信号送到“小时”IC6(CC4518)的个位计数器的 CP 端，个位计数器便对 CP 信号计
评论0
最新资源