FPGA实现 fir滤波器VHDL源码,本人在altera 芯片验证过(20Mhz时钟),方法笨重,但是处理速度和时钟同步,有意向作者方面研究的可以邮箱(fpga_dsp@qq.com)联系,别忘了注明本人信息,本人在fpga方面有许多信号处理及通信方面的成果,也有不少经验
评论星级较低,若资源使用遇到问题可联系上传者,3个工作日内问题未解决可申请退款~