pll pll_inst
(
.inclk0 ( clk ),
.c0 ( c0 ),
.c1 ( c1 ),
.c2 ( c2 ),
.c3 ( c3 )
);
Endmodule
3.在工程目录下新建 simulation 目录,并在里面新建 Modelsim 工程(pll_tb.mpf),新建 src
目录(用来存放源文件),编写测试文件 pll_tb.v,将 pll.v, pll_test.v,pll_tb.v 文件,以及
Quartus II 安装目录下(C:\altera\11.0\quartus\eda\sim_lib)的 altera_mf.v 文件均放入 src 目录.
文件:pll_tb.v
module pll_tb;
reg clk;
wire c0_sig;
wire c1_sig;
wire c2_sig;
wire c3_sig;
pll_test i1
(
.clk( clk ),
.c0( c0_sig ),
.c1( c1_sig ),
.c2( c2_sig ),