使用Modelsim独立仿真Altera IP核

使用 Modelsim 独立仿真 Altera IP 核 本文将详细介绍如何使用 Modelsim 独立仿真 Altera IP 核，避免了在 Quartus 中调用 Modelsim 时重复编译库的缺点，并且可以直接在 Modelsim 中进行操作，不再依赖于 Quartus。 1. 软件环境 使用的软件环境为 Win7 旗舰版 64 位，Modelsim SE 10.1a，Quartus II 13.0sp1 (64-bit)，Vivado 2016。 2. 思路说明 无论是 Altera 还是 Xilinx 的软件都可以直接调用 Modelsim 仿真的功能，但是每次调用时都会重复编译相同的库，耗时较长。使用 Modelsim 可以避免这些问题，并且可以快速编译和仿真。 3. 使用 Modelsim 独立仿真 3.1 设置 Quartus 中的仿真软件及仿真脚本 需要在 Quartus II 13.0sp1 中设置 Modelsim 的安装路径，然后设置仿真工具，选择 Modelsim，并设置仿真用到的 testbench。点击 Tools Run simulation tool RTL simulation，程序会自动调用 Modelsim 进行仿真，同时编译相关库。 3.2 查看 Modelsim 记录 在 Modelsim 中查看软件的记录，发现实际上是执行了一个名为 sdram_test_run_msim_rtl_verilog.do 文件，该文件的功能实际上是建立库，生成映射，然后编译源文件。 3.3 新建 Modelsim 工程 新建一个 Modelsim 工程，添加目前的设计文件，可以直接添加 Quartus 工程下的文件。这样的好处是不用重复复制文件，同时文件只有一个备份，避免在 Modelsim 调试时做更改而 Quartus 工程下的文件没有更新。 使用 Modelsim 独立仿真 Altera IP 核可以避免重复编译库的缺点，并且可以快速编译和仿真。这篇教程旨在帮助大家解决相同的烦恼，避免走弯路，并且可以帮助大家更好地使用 Modelsim 独立仿真 Altera IP 核。