图像缩放算法的研究与FPGA设计

图像缩放内核是scaler的核心部分，它是scaler中的主要运算单元，完成图 像缩放的基本功能，它所采用的核心算法以及所使用的结构设计决定着缩放性能的优劣，也是控制芯片成本的关键。因此，本文从缩放内核的结构入手，对scaler的总体结构进行了设计；通过对图像缩放中常用算法的深入研究提出了一种新的优化算法——矩形窗缩放算法，并对其计算进行分析和简化，降低了计算的复杂 度。FPGA设计中，采用列缩放与行缩放分开处理的结构，使用双口RAM作为两次缩放间的数据缓冲区。使用这种结构的优势在于：行列缩放可以同时进行， 数据处理的可靠性高、速度快：内核结构简单明了，数据缓冲区大小合适，便于 设计。此外，本文还介绍了其他辅助模块的设计，包括DVI接口信号处理模块、 缩放参数计算与控制模块以及输出信号检测与时序滤波模块。