quartusII5.1

本专辑为您列举一些quartusII5.1方面的下载的内容,quartusII5.1等资源。把最新最全的quartusII5.1推荐给您,让您轻松找到相关应用信息,并提供quartusII5.1下载等功能。本站致力于为用户提供更好的下载体验，如未能找到quartusII5.1相关内容，可进行网站注册，如有最新quartusII5.1相关资源信息会推送给您。

阅读全文

quartusII5.1

: 2006 altera公司quartusII5.1培训ppt 2006 altera公司quartusII5.1培训ppt，英文的。
评级：4 浏览量：54 收藏量：0 资源大小：3.65MB 上传时间：2010-02-27

: Quartus II 5.1文件后缀 Quartus II 5.1文件后缀编译后生成文件就是这么多了自己看看哪个是你需要的
评级：0 浏览量：183 收藏量：0 资源大小：2KB 上传时间：2010-05-09

: 嵌入式系统/ARM技术中的Altera推出收发器Stratix II GX与 Quartus II软件5.1版 Altera推出第三代具嵌入式串行收发器的FPGA—Stratix II GX，该组件采TSMC 90nm制程，针对信号完整性的最佳化设计，具备多重Gigabit收发器模块，低功耗收发器数量高达20个，工作速率在622 Mbps至6.375 Gbps之间...
评级：0 浏览量：129 收藏量：0 资源大小：61KB 上传时间：2020-11-28

: Crack_Altera_Quartus_破解_5.0~12.0 FPGA所需要的软件Quartus2的所有Crack都在这里了。还有5.1没有搜索到，等得到了再上传;Altera;Quartus;破解
评级：5 浏览量：181 收藏量：1 资源大小：5.82MB 上传时间：2014-05-17

: 最新CPLD开发板EPM7128.pdf 该开发板还提供了配套光盘，包括 EPM7128 开发使用手册、所有实验例程的 Verilog 和 VHDL 源代码工程、Quartus II 5.1 开发环境、原理图等等。相关产品： EPM1270 型 CPLD 开发板是功能强大、例程丰富的 MAXII ...
评级：5 浏览量：31 收藏量：0 资源大小：1.11MB 上传时间：2023-04-10

: 八位七段数码管动态显示电路设计说明.doc 八位七段数码管动态显示电路设计...实验步骤包括建立一个八位七段数码管动态显示的VHDL工程，选择开始>程序>Altera>QuartusII5.1，运行QUARTUSII软件。然后，选择软件中的菜单File>New Project Wizard，新建一个工程。
评级：5 浏览量：182 收藏量：0 资源大小：598KB 上传时间：2021-09-18

: 基于EDA的用状态机实现序列检测器的设计 2、实验仪器：PC机，操作系统为Windows2000/xp, Quartus II 5.1 设计平台，GW48系列SOPE/EDA实验开发系统。 3、实验原理：序列检测器可用于检测一组或多组由二进制码组成的脉冲序列信号，当序列检测器连续收到一组...
评级：5 浏览量：862 收藏量：1 资源大小：36KB 上传时间：2012-06-02

: 基于EDA的硬件电子琴电路设计 PC机，操作系统为Windows2000/XP，本课程所用系统均为WindowsXP（下同），Quartus II 5.1设计平台，GW48系列SOPC/EDA实验开发系统。三、实验原理 1、主系统由3个模块组成，其内部有两个功能模块（如图6-1所示）：...
评级：0 浏览量：513 收藏量：1 资源大小：44KB 上传时间：2012-06-02

: 嵌入式系统/ARM技术中的基于SOPC的运动视觉处理系统设计本系统硬件采用 StratixII系列 FPGA，软件开发工具包括 QuartusII，NiosII5.1 IDE，DSP Builder，MegaCore IP Library5.1和 Matlab7.0等。可广泛应用于安防监控、视觉导航、智能交通等众多领域。还预留了标准 I/O口...
评级：0 浏览量：92 收藏量：0 资源大小：151KB 上传时间：2020-11-11

: 基于FPGA的计数器设计.doc Quartus II是Altera公司提供的一个集成开发环境，用于FPGA和CPLD的设计、仿真、综合、编程和调试。它支持Verilog HDL，使得设计者可以使用高级语言描述计数器的逻辑行为。 4. Verilog HDL Verilog HDL是一种广泛...
评级：0 浏览量：46 收藏量：0 资源大小：211KB 上传时间：2023-06-20

: 出租车自动计费器设计（课程设计汇本报告模板）.doc 该设计基于 Quartus II 和 VHDL 语言，旨在提高出租车计费器的自动化和智能化程度。 1. 设计背景出租车自动计费器设计的目的是为了解决传统出租车计费器的缺陷，如人工计费、计费不准确、计费速度慢等问题。通过...
评级：0 浏览量：75 收藏量：0 资源大小：575KB 上传时间：2021-10-08

: 基于FPGA的MCS_51单片机的逻辑运算模块设计本科设计说明.doc 选择Quartus II作为设计平台，是因为它是一款强大的电子设计自动化（EDA）软件，能够提供编译、调试、修改和仿真的完整流程，确保设计的精确性和可靠性。第二章设计背景与意义在现代电子系统中，FPGA扮演着至关...
评级：0 浏览量：46 收藏量：0 资源大小：261KB 上传时间：2021-09-16

: EDA步进电机控制.pdf Quartus II是Altera公司在21世纪初推出的FPGA/CPLD开发环境，是Altera前一代FPGA/CPLD开发环境MAX+PLUSII的更新换代产品，其优点是功能强大、界面友好、使用便捷。Quartus II软件集成了Altera的FPGA/CPLD开发流程中...
评级：0 浏览量：56 收藏量：0 资源大小：1.22MB 上传时间：2023-04-25

: 数字逻辑数字逻辑课程设计报告一、课程设计目的 1．更好地巩固和加深对基础知识的理解，学会设计中小型数字系统的方法，独立完成调试过程，增强...采用硬件描述语言 VHDL进行描述，依靠计算机，借助EDA开发工具Quartus II 5.1，实现系统功能。
评级：0 浏览量：142 收藏量：0 资源大小：434KB 上传时间：2011-06-30

: 基于FPGA的电子钟设计.doc 该设计使用Quartus II软件平台，采用自顶而下的设计思想，将整个数字钟进行模块划分为数码管扫描显示模块、分频模块、计时模块、时间调整模块。一、需求分析电子钟的需求分析如下： 1. 能进行正常的时、分、秒...
评级：0 浏览量：39 收藏量：0 资源大小：1.66MB 上传时间：2023-06-20

: 复旦nois教材01.rar 2.1 创建Quartus II工程...........................................................................................................8 2.2 创建 Nios 系统模块..................................................
评级：4 浏览量：762 收藏量：7 资源大小：1.91MB 上传时间：2009-08-05

: 交通信号灯数字逻辑 vhdl 开发工具选择了Quartus II 5.1，这是一个常用的FPGA（Field-Programmable Gate Array）设计软件，支持VHDL语言，用于硬件描述和逻辑设计。设计方案分为三个主要模块：定时器模块、控制器模块和输出模块。定时器...
评级：0 浏览量：251 收藏量：2 资源大小：160KB 上传时间：2010-06-28

: 基于SOPC的运动视觉处理系统设计在数字视频采集与处理板级系统开发的基础上，本文提出了采用 SoPC实现运动...本系统硬件采用 StratixII系列 FPGA，软件开发工具包括 QuartusII，NiosII5.1 IDE，DSP Builder，MegaCore IP Library5.1和 Matlab7.0等。
评级：0 浏览量：72 收藏量：0 资源大小：105KB 上传时间：2020-08-05

: VHDL~数字秒表设计.doc 三、开发环境本设计选用的是Altera公司的Quartus II软件，它是一个强大的EDA工具，支持VHDL和Verilog等硬件描述语言，提供了从设计输入、编译、仿真到硬件编程的一站式解决方案。四、模块结构4.1 数字秒表 RTL 级...
评级：5 浏览量：121 收藏量：0 资源大小：1.55MB 上传时间：2021-10-10

: 半加器设计了解和学习Quartus II 5.1软件设计平台。了解EDA的设计过程。通过实例，学习和掌握Quartus II 5.1平台下的图形输入法，学习和掌握半加器的工作和设计原理。
评级：0 浏览量：931 收藏量：1 资源大小：1.85MB 上传时间：2015-06-10

: 数字逻辑与数字电路实验.rar 根据教材5.1节的流程，利用Quartus II完成2选1多路选择器的文本编辑输入(MUX21.v)和仿真测试等步骤，给出仿真波形。在实验系统上硬件测试，验证此设计的功能。对于引脚锁定以及硬件下载测试，a和b分别接来自不同的...
评级：5 浏览量：3228 收藏量：2 资源大小：588KB 上传时间：2020-04-09

: Modelsim仿真ROM 使用的modelsim版本是SE 6.1b，quartus II版本是5.1 SP2，HDL语言是verilog，器件是Stratix II EP2S90F1020。ROM的容量是1000×2×16bit，需要COS和SIN两种数据。二、ROM的设计方法设计ROM有两种方法，一种是...
评级：0 浏览量：633 收藏量：0 资源大小：47KB 上传时间：2020-08-03

: MYD-CZU3EG_FPGA_manual.pdf FPGA开发需要使用专业的开发工具，例如Vivado、Quartus II和ISE等。这些工具提供了从设计到实现的完整解决方案。二、新建FPGA项目 2.1 新建Vivado工程使用Vivado开发工具，可以新建一个FPGA项目。步骤包括新建...
评级：0 浏览量：187 收藏量：0 资源大小：18.37MB 上传时间：2020-08-19

: eda数字频率计课程设计该设计使用 Quartus II 软件，要求学生学习 Quartus II 软件的基本知识和应用环境，并使用该软件实现数字频率计的设计。二、数字频率计的基本原理数字频率计是测量数字信号频率的电子设备。其基本原理是通过测量...
评级：0 浏览量：177 收藏量：1 资源大小：1.2MB 上传时间：2010-05-28

: SF-CY3 FPGA套件开发指南Ver7.10 （by特权同学） .pdf 3.2 Quartus II 与 ModelSim 软件下载与安装 ......................................................................... 32 3.2.1 EDA 工具概述 .................................................................
评级：0 浏览量：242 收藏量：0 资源大小：24.91MB 上传时间：2020-02-11

: Altera FPGA CPLD设计基础篇part09(pdf, 清晰） 7.1 MAX+PLUS II与Quartus II的功能比较 7.2 转换MAX+PLUS II设计 7.2.1 改变GUI风格 7.2.2 转换MAX+PLUS II工程 7.2.3 查看新工程 7.2.4 导入MAX+PLUS II配置文件 7.3 编辑工程 7.3.1 修改设计芯片 7.3.2 设置编译...
评级：5 浏览量：415 收藏量：0 资源大小：4.7MB 上传时间：2010-12-01

: Altera FPGA CPLD设计基础篇part08(pdf, 清晰） 7.1 MAX+PLUS II与Quartus II的功能比较 7.2 转换MAX+PLUS II设计 7.2.1 改变GUI风格 7.2.2 转换MAX+PLUS II工程 7.2.3 查看新工程 7.2.4 导入MAX+PLUS II配置文件 7.3 编辑工程 7.3.1 修改设计芯片 7.3.2 设置编译...
评级：5 浏览量：164 收藏量：0 资源大小：9.54MB 上传时间：2010-12-01

: Altera FPGA CPLD设计基础篇part07(pdf, 清晰） 7.1 MAX+PLUS II与Quartus II的功能比较 7.2 转换MAX+PLUS II设计 7.2.1 改变GUI风格 7.2.2 转换MAX+PLUS II工程 7.2.3 查看新工程 7.2.4 导入MAX+PLUS II配置文件 7.3 编辑工程 7.3.1 修改设计芯片 7.3.2 设置编译...
评级：5 浏览量：229 收藏量：0 资源大小：9.54MB 上传时间：2010-12-01

: Altera FPGA CPLD设计基础篇part06(pdf, 清晰） 7.1 MAX+PLUS II与Quartus II的功能比较 7.2 转换MAX+PLUS II设计 7.2.1 改变GUI风格 7.2.2 转换MAX+PLUS II工程 7.2.3 查看新工程 7.2.4 导入MAX+PLUS II配置文件 7.3 编辑工程 7.3.1 修改设计芯片 7.3.2 设置编译...
评级：5 浏览量：187 收藏量：0 资源大小：9.54MB 上传时间：2010-12-01

: Altera FPGA CPLD设计基础篇part05(pdf, 清晰） 7.1 MAX+PLUS II与Quartus II的功能比较 7.2 转换MAX+PLUS II设计 7.2.1 改变GUI风格 7.2.2 转换MAX+PLUS II工程 7.2.3 查看新工程 7.2.4 导入MAX+PLUS II配置文件 7.3 编辑工程 7.3.1 修改设计芯片 7.3.2 设置编译...
评级：5 浏览量：119 收藏量：0 资源大小：9.54MB 上传时间：2010-12-01

: Altera FPGA CPLD设计基础篇part04(pdf, 清晰） 7.1 MAX+PLUS II与Quartus II的功能比较 7.2 转换MAX+PLUS II设计 7.2.1 改变GUI风格 7.2.2 转换MAX+PLUS II工程 7.2.3 查看新工程 7.2.4 导入MAX+PLUS II配置文件 7.3 编辑工程 7.3.1 修改设计芯片 7.3.2 设置编译...
评级：5 浏览量：152 收藏量：1 资源大小：9.54MB 上传时间：2010-12-01

: Altera FPGA CPLD设计基础篇part03(pdf, 清晰） 7.1 MAX+PLUS II与Quartus II的功能比较 7.2 转换MAX+PLUS II设计 7.2.1 改变GUI风格 7.2.2 转换MAX+PLUS II工程 7.2.3 查看新工程 7.2.4 导入MAX+PLUS II配置文件 7.3 编辑工程 7.3.1 修改设计芯片 7.3.2 设置编译...
评级：5 浏览量：145 收藏量：0 资源大小：9.54MB 上传时间：2010-12-01

: Altera FPGA CPLD设计基础篇part02(pdf, 清晰） 7.1 MAX+PLUS II与Quartus II的功能比较 7.2 转换MAX+PLUS II设计 7.2.1 改变GUI风格 7.2.2 转换MAX+PLUS II工程 7.2.3 查看新工程 7.2.4 导入MAX+PLUS II配置文件 7.3 编辑工程 7.3.1 修改设计芯片 7.3.2 设置编译...
评级：5 浏览量：116 收藏量：0 资源大小：9.54MB 上传时间：2010-12-01

: Altera FPGA\CPLD设计（基础篇）-part1 7.1 MAX+PLUS II与Quartus II的功能比较 7.2 转换MAX+PLUS II设计 7.2.1 改变GUI风格 7.2.2 转换MAX+PLUS II工程 7.2.3 查看新工程 7.2.4 导入MAX+PLUS II配置文件 7.3 编辑工程 7.3.1 修改设计芯片 7.3.2 设置编译...
评级：5 浏览量：279 收藏量：3 资源大小：13.35MB 上传时间：2009-10-14

: Altera FPGA\CPLD设计（基础篇）-part2 7.1 MAX+PLUS II与Quartus II的功能比较 7.2 转换MAX+PLUS II设计 7.2.1 改变GUI风格 7.2.2 转换MAX+PLUS II工程 7.2.3 查看新工程 7.2.4 导入MAX+PLUS II配置文件 7.3 编辑工程 7.3.1 修改设计芯片 7.3.2 设置编译...
评级：5 浏览量：153 收藏量：0 资源大小：7.71MB 上传时间：2009-10-14

: 现代DSP技术(面向21世纪高等学校信息工程类专业系列教材) Quartus II的基本使用方法、详细的设计流程向导、多种优化设计方法、逻辑锁定技术、嵌入式逻辑分析仪SignalTap II的使用方法、Quartus II/DSP Builder及第三方EDA工具Synplify、Leonardo Spectrum和Modelsim的优化...
评级：4 浏览量：416 收藏量：5 资源大小：18.74MB 上传时间：2010-02-08

: 关于在FPGA上建立SOPC的教程 2.1 Quartus II综述 4 2.1.1 软件特点 4 2.1.2 用户界面 4 2.2 Quartus II设计流程 7 2.3 流水灯的FPGA设计 8 2.4 使用嵌入式逻辑分析仪进行实时测试 16 2.5 FPGA内部存储器设计 20 2.6 嵌入式锁相环altPLL宏功能...
评级：4 浏览量：226 收藏量：1 资源大小：4.62MB 上传时间：2009-03-02

: fpga的详细教学课件 5.1 Quartus II 的 VHDL 输入设计： Quartus II是Altera公司（现Intel FPGA）提供的一款综合工具，用于FPGA的设计、编译和仿真。在Quartus II中，VHDL被用来描述数字系统的逻辑行为。例如，一个4位模16加法计数器的...
评级：0 浏览量：74 收藏量：0 资源大小：497KB 上传时间：2010-12-05

: SOPC 系统设计入门教程 3．2 创建 Quartus II 工程 3．3 创建 Nios 系统模块 3．3．1 开始使用 SOPC Builder 3．3．2 系统频率 3．3．3 添加 CPU 和外设模块 3．3．4 指定基地址 3．3．5 生成系统模块 3．3．6 添加符号到 BDF ...
评级：0 浏览量：259 收藏量：0 资源大小：7.47MB 上传时间：2010-07-23

: SOPC系统入门教程 3．2 创建Quartus II 工程 3．3 创建Nios 系统模块 3．3．1 开始使用SOPC Builder 3．3．2 系统频率 3．3．3 添加CPU 和外设模块 3．3．4 指定基地址 3．3．5 生成系统模块 3．3．6 添加符号到BDF 中 ...
评级：5 浏览量：264 收藏量：1 资源大小：5.62MB 上传时间：2009-04-02

: SOPC系统设计入门教程 4 外设IP模块 2．4．1 通用异步串行接口（UART） 2．4．2 可编程并行输入/输出模块（PIO） 2．4．3 定时器 2．4．4 DMA控制器第三章系统硬件开发 3．1 硬件开发流程 3．2 创建Quartus II工程...
评级：4 浏览量：171 收藏量：4 资源大小：6.33MB 上传时间：2007-12-28

资源推荐

相关资源标签

FPGA上建立SOPC SOPC NIOS FPGA noise QUARTUS Altera官方推荐教材 DSP altera quartusII5.1 Quartus 5.1文件后缀用cpld或fpga的数字频率计设计交通信号灯数字逻辑 ,系统设计入门教程 CPLD fpga 数字逻辑课程设计报告硬件电子琴电路设计用状态机实现序列检测器的设计 SF-CY3 套件开发数字逻辑与数字电路 Modelsim仿真ROM ModelSim 软件开发运动视觉处理系统电子竞赛数据采集与处理类 FPGA开发嵌入式系统/ARM技术