VHDL时钟设计

VHDL.rar_VHDL 时钟设计 vhdl 电子时钟源代码 全部。 所有模块 的设计 及其代码描述。 可以用来参考设计，使用

评级：0 浏览量：69 收藏量：0 资源大小：3.64MB 上传时间：2022-09-22

kechengsheji.rar_vhdl时钟设计 一个完整的课程设计模版，功能是多功能电子时钟。

评级：0 浏览量：48 收藏量：0 资源大小：151KB 上传时间：2022-09-24

EDA_VHDL_shuzizhong.rar_EDA_VHDL 时钟设计 EDA课程设计实验VHDL硬件描述语言实现数字时钟

评级：0 浏览量：78 收藏量：1 资源大小：633KB 上传时间：2022-07-15

VHDL时钟设计 VHDL 时钟设计代码 QUARTUS上运行通过

评级：0 浏览量：98 收藏量：0 资源大小：37KB 上传时间：2012-04-30

dianzizhong.rar_vhdl 电子时钟_vhdl时钟设计_vhdl电子时钟_电子时钟 电子时钟程序设计与仿真验证，VHDL语言

评级：5 浏览量：134 收藏量：0 资源大小：58KB 上传时间：2022-09-24

eetop.cn_digital_clock.rar_VHDL时钟_vhdl时钟设计_数字时钟_数字时钟 VHDL 基于VHDL的数字时钟设计课件，简单，实用

评级：0 浏览量：89 收藏量：0 资源大小：265KB 上传时间：2022-09-24

vhdl时钟设计 时钟设计 vhdl 时钟

评级：0 浏览量：73 收藏量：0 资源大小：91KB 上传时间：2008-06-23

基于FPGA数字时钟的设计（VHDL代码） 采用VHDL语言编写的数字时钟主要可以实现以下功能 （1）通电后从“00：00：00：00”开始显示，采用24小时制进行时间显示； （2）设计复位开关和启停开关，复位开关可以在任何情况下使用，使用以后计时器清零，并做好...

评级：5 浏览量：4946 收藏量：17 资源大小：5KB 上传时间：2022-02-18

tftff.rar_TFTFF_VHDL 按键_vhdl 数字钟_vhdl时钟设计_数字钟 多功能数字钟的设计，利用一块芯片完成除时钟源、按键、扬声器和显示器

评级：0 浏览量：70 收藏量：1 资源大小：340KB 上传时间：2022-09-14

clock.zip_vhdl_数字时钟设计 设计一个24h制的数字时钟，要求能显示时、分、秒，并可手动调整十和分

评级：0 浏览量：69 收藏量：0 资源大小：362KB 上传时间：2022-07-15

基于VHDL语言的数字时钟设计 介绍了VHDL语言的特点及优势，表明了EDA技术的先进性，采用自上而下的设计思路，运用分模块的设计方法设计了数字时钟系统，并在QuartusⅡ环境下进行编译和仿真，完成了24 h计时和辅助功能设计，证明了方案的可行性，...

评级：0 浏览量：1248 收藏量：2 资源大小：1.38MB 上传时间：2021-04-18

VHDL设计数字电子时钟完整版 有完整的代码，也有设计好的完整的程序工程， 拿到手后可以直接在Quartus2上运行，还附有设计报告，包含连接图和仿真图！

评级：4 浏览量：4217 收藏量：61 资源大小：3.89MB 上传时间：2019-06-10

基于VHDL的多功能数字时钟设计 用VHDL硬件描述语言，在实验箱上设计多功能数字时钟，可以实现时间设置、闹钟设置、整点响铃的功能，并可以通过VGA接口将时间显示在外接显示屏上

评级：0 浏览量：1751 收藏量：8 资源大小：2.29MB 上传时间：2019-01-14

VHDL数字时钟设计 基于VHDL的数字时钟设计，可在quatus2上编译，用于FPGA开发入门。

评级：0 浏览量：314 收藏量：0 资源大小：9KB 上传时间：2015-07-14

基于CPLD的数字时钟设计VHDL代码 课程设计中的基于CPLD的数字时钟VHDL代码：由于此课程设计主要以CPLD--EPM570T100C5N芯片为主，通过Quartus II编程软件进行编程，能实现以了时间24小时为一个周期的计时和显示（时，分，秒共6个数码管显示）；本设计...

评级：0 浏览量：296 收藏量：1 资源大小：27KB 上传时间：2023-04-23

VHDL时钟万年历设计 该设计包含全套时钟，有音乐模块，时钟，跑秒，校时，万年历。

评级：0 浏览量：509 收藏量：4 资源大小：548KB 上传时间：2012-05-22

基于VHDL的数字时钟设计 数电课设，用VHDL做的数字时钟，开发板芯片型号为Altera 的 EP4CE6F17C8，时钟具有整点报时，数码管显示，设定时间，转换计时机制，复位的功能，有详细注释，编译器版本为Quartus II 18.0

评级：0 浏览量：883 收藏量：8 资源大小：3.54MB 上传时间：2018-10-06

vhdl数字时钟设计 1）具有时、分、秒计数显示功能，以24小时循环计时。 2）时钟计数显示时有LED灯的花样显示。 3）具有调节小时、分钟及清零的功能。 4）具有整点报时功能。

评级：5 浏览量：309 收藏量：7 资源大小：150KB 上传时间：2008-12-06

基于VHDL数字时钟的设计与实现EDA实验报告 基于VHDL数字时钟的设计与实现EDA实验报告

评级：5 浏览量：750 收藏量：2 资源大小：552KB 上传时间：2022-03-25

clock.rar_vhdl数字时钟 用VHDL 语言设计数字钟，实现在数码管上显示分钟和秒，并且可以手动调节分钟， 实现分钟的增或者减。该设计包括以下几个部分： （1）分频电路的设计，产生1Hz 的时钟信号，作为秒计时脉冲； （2）手动调节电路，包括...

评级：0 浏览量：167 收藏量：0 资源大小：484KB 上传时间：2022-07-15

VHDl.rar_数字时钟设计_毕业设计 多功能数字时钟的设计，很有用的毕业设计哦

评级：0 浏览量：53 收藏量：0 资源大小：33KB 上传时间：2022-09-21

VHDL数字时钟课程设计 本资源包括 数字钟的基本工作原理、数字钟设计的电路原理图、VHDL设计程序

评级：2 浏览量：475 收藏量：4 资源大小：71KB 上传时间：2015-05-03

VHDL数字时钟设计.pdf VHDL数字时钟设计.pdf

评级：0 浏览量：41 收藏量：0 资源大小：492KB 上传时间：2023-09-06

shizhong.rar_shizhong vhdl_时钟程序_时钟设计 时钟程序设计，为用vhdl语言设计编写的电子时钟显示分秒位

评级：0 浏览量：48 收藏量：0 资源大小：754B 上传时间：2022-09-24

数字时钟设计VHDL 设计一个可以计时的数字时钟，其显示时间范围是00:00:00~23:59:59，且该时钟具有暂停计时、清零等功能。

评级：4 浏览量：181 收藏量：0 资源大小：56KB 上传时间：2012-11-22

基于vhdl时钟的设计与制作（附完整代码） 基于vhdl时钟的设计与制作（附完整代码） 非例话语句

评级：0 浏览量：432 收藏量：1 资源大小：154KB 上传时间：2011-12-16

vhdl报时时钟设计 vhdl报时时钟设计 能进行正常的时、分、秒计时功能，分别由6个数码管显示24小时、60分钟、60秒钟的计数器显示。 能利用扬声器做整点报时： （1）当计时到达59分钟的第“51、53、55、57”秒鸣叫声频为512Hz； （2...

评级：0 浏览量：219 收藏量：1 资源大小：366KB 上传时间：2009-05-16

vhdl多时钟系统设计 vhdl多时钟系统设计的步骤和思路，并结合实例

评级：0 浏览量：80 收藏量：0 资源大小：312KB 上传时间：2012-09-24

数字时钟_FPGAVHDL_数字时钟设计_数字时钟_ 利用VHDL设计一个数字电子钟，使其具有如下基本功能： （1）能够实现时、分、秒计时并以数字形式显示，时、分、秒各占2位； （2）能够通过按键校正时间和复位； （3）能够输出用于6位数码管动态扫描显示的控制信息；...

评级：5 浏览量：2939 收藏量：17 资源大小：2.51MB 上传时间：2021-09-29

异步FIFO的VHDL设计 FIFO的接口信号包括异步的写时钟（wr_clk）和读时钟（rd_clk）、与写时钟同步的写有效（wren）和写数据（wr_data）、与读时钟同步的读有效（rden）和读数据（rd_data）。为了实现正确的读写和避免FIFO的上溢或下溢，...

评级：0 浏览量：281 收藏量：0 资源大小：88KB 上传时间：2021-01-19

利用VHDL语言设计一款数字秒表（附实验报告） 用modelsim软件和VHDL语言，设计一个数字秒表。 该系统具有以下功能： 1．计时功能：该数字秒表采用6个数码管输出显示，由低到高位分别为1/100秒、 1/10 秒、秒、10秒、分、10分；要求计时准确、显示清晰、稳定。...

评级：0 浏览量：1325 收藏量：14 资源大小：1.78MB 上传时间：2023-01-12

VHDL数字时钟设计.doc VHDL数字时钟设计.doc

评级：5 浏览量：160 收藏量：0 资源大小：136KB 上传时间：2021-10-10

vhdl数字时钟设计.doc vhdl数字时钟设计.doc

评级：0 浏览量：103 收藏量：0 资源大小：140KB 上传时间：2021-09-29

数字时钟vhdl设计 用VHDL进行的数字时钟设计，时钟频率为50MHZ

评级：0 浏览量：84 收藏量：0 资源大小：5KB 上传时间：2012-12-20

VHDL设计电子计时时钟.zip 对应的我已发表的文章，https://blog.csdn.net/king56415/article/details/108607436

评级：0 浏览量：157 收藏量：1 资源大小：1.1MB 上传时间：2021-01-09

VHDL数字时钟设计（可用） 个人数字逻辑课程设计作品，全部编译通过在实验板上可行，传上来分享一下，希望对大家有帮助。

评级：0 浏览量：338 收藏量：0 资源大小：1.09MB 上传时间：2011-07-10

double_bus.rar_VHDL 时钟 总线_双向数据总线_总线设计 此程序为双向总线设计部分，位宽为八位，通过时钟脉冲进行总线上数据转换

评级：0 浏览量：73 收藏量：0 资源大小：939B 上传时间：2022-09-14

VHDL语言设计的 电子时钟 这是用VHDL语言设计的电子时钟的报告，用的软件是QuatusII,实验系统是康鑫公司的

评级：0 浏览量：91 收藏量：0 资源大小：631KB 上传时间：2010-06-26

VHDL时钟倍频的设计 library IEEE; Library UNISIM; use IEEE.STD_LOGIC_1164.ALL; use IEEE.STD_LOGIC_UNSIGNED.ALL; use IEEE.STD_LOGIC_ARITH.ALL; use UNISIM.vcomponents.all;... IBUF_DELAY_VALUE => "0", -- Specify the amount of ...

评级：5 浏览量：774 收藏量：6 资源大小：2KB 上传时间：2009-06-04

FPGA.rar_fpga时钟_时钟设计 大型设计中FPGA的多时钟设计策略 VHDL 经典时钟设计

评级：0 浏览量：56 收藏量：0 资源大小：170KB 上传时间：2022-09-20

完整版 VHDL设计数字电子时钟.rar 完整版 VHDL设计数字电子时钟.rar

评级：0 浏览量：308 收藏量：1 资源大小：3.62MB 上传时间：2021-02-22

vhdl数字时钟设计说明.doc vhdl数字时钟设计说明.doc

评级：0 浏览量：65 收藏量：0 资源大小：136KB 上传时间：2021-09-25

VHDL课程设计--万年历，课程设计报告。包括各个模块的代码及仿真图 设计一个万年历系统，通过数码管显示。 1） 显示分钟、小时，秒通过一个LED来进行闪烁显示。 2） 可设置时间，通过按键进行设置，设置方式可采用增加或者减小来进行显示； 3） 显示年、月、日等，通过按键进行显示...

评级：0 浏览量：2193 收藏量：43 资源大小：22.19MB 上传时间：2018-03-07

Vhdl 设计的时钟 用vhdl语言设计的时钟，学习的成果，希望与大家共享

评级：0 浏览量：39 收藏量：0 资源大小：4KB 上传时间：2009-06-08

vhdl数字时钟 用vhdl语言编写的数字时钟，能调整时间，能定时间，还能设定闹钟，自己写的，绝对能用

评级：0 浏览量：105 收藏量：0 资源大小：66KB 上传时间：2012-12-13

数字时钟的VHDL设计.pdf 数字时钟的VHDL设计.pdf

评级：0 浏览量：17 收藏量：0 资源大小：760KB 上传时间：2023-08-23

基于vhdl的数字时钟设计 本文档基于vhdl设计数字时钟并且带有置数和闹钟功能。

评级：0 浏览量：200 收藏量：0 资源大小：1.16MB 上传时间：2013-01-16