vhdl时钟设计资源-CSDN文库

需积分: 3 6 浏览量 2008-06-23 19:33:51 上传评论收藏 91KB DOC 举报

资源详情

资源评论

资源推荐

加入收藏
设为首页
联系站长
.网站首页.新闻.新品.方案.专访.活动.DSP.EDA.评测室.技术文库.会员区.商城.服务导航.邮购.资源.
您现在的位置：61IC 中国电子在线>>EDA>>HDL>>文章正文

电子
时钟
VHD
L 程
序
★★★
【字体：小大】
电子时钟 VHDL 程序
作者：Free文章来源：Free点击数： 更新时间：2008-1-3
电子时钟 VHDL 程序
1. 10 进制计数器设计与仿真
（1）10 进制计数器 VHDL 程序
--文件名：counter10.vhd。
--功能：10 进制计数器，有进位 C
--最后修改日期：2004.3.20
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
use IEEE.STD_LOGIC_ARITH.ALL;
use IEEE.STD_LOGIC_UNSIGNED.ALL;
entity counter10 is
Port ( clk : in std_logic;
reset : in std_logic;
din : in std_logic_vector(3 downto 0);
dout : out std_logic_vector(3 downto 0);
c:out std_logic);
end counter10;
architecture Behavioral of counter10 is
signal count : std_logic_vector(3 downto 0);
begin
dout <= count;
process(clk,reset,din)
begin
if reset='0'then
count <= din ;