基于Verilog－HDL

本专辑为您列举一些基于Verilog－HDL方面的下载的内容,基于Verilog－HDL等资源。把最新最全的基于Verilog－HDL推荐给您,让您轻松找到相关应用信息,并提供基于Verilog－HDL下载等功能。本站致力于为用户提供更好的下载体验，如未能找到基于Verilog－HDL相关内容，可进行网站注册，如有最新基于Verilog－HDL相关资源信息会推送给您。

阅读全文

基于Verilog－HDL

: 基于Verilog-HDL设计的定时器系统.ppt 定时器
评级：0 浏览量：295 收藏量：0 资源大小：779KB 上传时间：2021-06-26

: CPLDFPGA课程设计-基于Verilog-HDL的彩灯控制器.docx CPLDFPGA课程设计-基于Verilog-HDL的彩灯控制器.docxCPLDFPGA课程设计-基于Verilog-HDL的彩灯控制器.docxCPLDFPGA课程设计-基于Verilog-HDL的彩灯控制器.docxCPLDFPGA课程设计-基于Verilog-HDL的彩灯控制器....
评级：5 浏览量：919 收藏量：13 资源大小：2.21MB 上传时间：2022-07-01

: 基于Verilog-HDL的彩灯控制器.pdf 基于Verilog-HDL的彩灯控制器.pdf基于Verilog-HDL的彩灯控制器.pdf基于Verilog-HDL的彩灯控制器.pdf基于Verilog-HDL的彩灯控制器.pdf基于Verilog-HDL的彩灯控制器.pdf基于Verilog-HDL的彩灯控制器.pdf基于Verilog-...
评级：5 浏览量：184 收藏量：2 资源大小：1.62MB 上传时间：2022-06-19

: EDA/PLD中的基于Verilog-HDL的轴承振动噪声电压峰值检测摘要：介绍模拟峰值电压的检测方式，叙述基于Verilog-HDL与高速A/D转换器相结合所实现的数字式快速轴承噪声检测方法，给出相关的Verilog-HDL主模块部分。关键词：峰值检测传感器 Verilog-HDL A/D转换器引言在轴承...
评级：0 浏览量：124 收藏量：0 资源大小：78KB 上传时间：2020-12-10

: CPLDFPGA课程设计-基于Verilog-HDL的彩灯控制器.pdf CPLDFPGA课程设计-基于Verilog-HDL的彩灯控制器.pdfCPLDFPGA课程设计-基于Verilog-HDL的彩灯控制器.pdfCPLDFPGA课程设计-基于Verilog-HDL的彩灯控制器.pdfCPLDFPGA课程设计-基于Verilog-HDL的彩灯控制器.pdfCPLDFPGA...
评级：0 浏览量：298 收藏量：3 资源大小：1.89MB 上传时间：2022-07-01

: 基于Verilog-HDL设计的自动数据采集系统.docx 基于Verilog-HDL设计的自动数据采集系统.docx
评级：0 浏览量：18 收藏量：0 资源大小：17KB 上传时间：2023-08-03

: 梁祝基于Verilog-HDL的演奏设计.doc 梁祝基于Verilog-HDL的演奏设计.doc
评级：0 浏览量：56 收藏量：0 资源大小：143KB 上传时间：2022-06-02

: 基于Verilog－HDL描述的多用途步进电机控制芯片的设计绍了一种基于Verilog－HDL描述的多功能步进电机控制芯片的可综合方案，该方案可方便地构成两相双极或四相单极步进电机的控制系统。
评级：0 浏览量：77 收藏量：0 资源大小：340KB 上传时间：2020-08-31

: 基于Verilog-HDL的交通灯控制器设计报告.docx 。。。
评级：5 浏览量：40 收藏量：1 资源大小：1.31MB 上传时间：2022-06-30

: 基于Verilog-HDL的交通灯控制器设计报告.pdf 。。。
评级：0 浏览量：37 收藏量：0 资源大小：1.65MB 上传时间：2022-06-29

: Pipeline-processor:基于Verilog HDL的五级流水线处理器 Pipeline-processor：基于Verilog HDL的五级流水线处理器开发平台 VIVADO 16、xilinx FPGA开发板设计要求设计一个 5 级流水线的 MIPS 处理器，采用如下方法解决竞争问题: 采用完全的 forwarding 电路解决数据关联...
评级：0 浏览量：920 收藏量：5 资源大小：37KB 上传时间：2021-04-14

: 基于Verilog-HDL的逻辑分析卡中双向端口的设计 (2006年) 应用Ve rjlog—HDL语言对双向（inout）端口所进行了描述，在此基础上以一个简化了的双向（inout）端口模块为例，设计了对该双向（inout）端口的仿真方法，并给出了仿真结果。最后给出一种简易的硬件测试方法对双向...
评级：0 浏览量：59 收藏量：0 资源大小：2.13MB 上传时间：2021-05-12

: 基于Verilog-HDL与高速A/D转换器相结合所实现的快速轴承噪声检测方法 基于Verilog-HDL与高速A/D转换器相结合所实现的快速轴承噪声检测方法、电子技术,开发板制作交流
评级：0 浏览量：64 收藏量：0 资源大小：337KB 上传时间：2021-02-03

: 基于Verilog-HDL的RISC_DSP微处理器IP核的设计.pdf 基于Verilog-HDL的RISC_DSP微处理器IP核的设计.pdf
评级：0 浏览量：59 收藏量：0 资源大小：312KB 上传时间：2021-09-25

: 《基于Verilog--HDL的乐曲演奏电路设计》.doc 基于 Verilog-HDL 的乐曲演奏电路设计一、设计目的与要求 * 加深对 EDA 技术的理解，掌握乐曲演奏电路的工作原理 * 了解怎样控制音调的高低变化和音长，从而完成乐曲的自动循环演奏 * 培养自主学习、正确分析和...
评级：0 浏览量：69 收藏量：0 资源大小：2.79MB 上传时间：2021-10-12

: 第14章使用Verilog-HDL进行逻辑综合EDA技术与Verilog HDL语言.ppt 第14章主要探讨了使用Verilog-HDL进行逻辑综合的EDA技术，这是现代数字系统设计的核心环节。逻辑综合是将高级别的设计描述转化为优化的门级网表的过程，它基于标准单元库和特定设计约束，可以自动化处理复杂的转换...
评级：0 浏览量：80 收藏量：0 资源大小：614KB 上传时间：2021-09-18

: verilog-HDL-名词解释和程序-期末试卷重点1 Verilog HDL是一种广泛使用的硬件描述语言，用于电子设计自动化（EDA）。EDA技术结合了计算机技术和硬件设计，允许设计者使用VHDL或Verilog等HDL来编写设计文件，随后通过计算机完成逻辑编译、优化、布局、布线以及...
评级：0 浏览量：62 收藏量：1 资源大小：321KB 上传时间：2022-08-03

: 完整word版-CRC16、扰码、解扰码器并行方案原理和Verilog-HDL程序设计解读.doc CRC16、扰码、解扰码器并行方案原理和Verilog-HDL程序设计解读本文主要介绍了CRC16、扰码、解扰码器并行方案的原理和Verilog-HDL程序设计解读。该方案旨在提高数据传输的可靠性和效率，通过对CRC16、扰码和解扰码...
评级：0 浏览量：80 收藏量：0 资源大小：818KB 上传时间：2022-11-13

: EDA-Verilog HDL期末复习题总结必过.docx "EDA-Verilog HDL期末复习题总结必过" EDA-Verilog HDL是数字电路设计中的一种硬件描述语言，用于描述数字电路的行为和结构。本文将对EDA-Verilog HDL期末复习题总结必过的选择题进行解释和总结，涵盖EDA-Verilog ...
评级：5 浏览量：1844 收藏量：11 资源大小：325KB 上传时间：2021-04-25

: Matlab代码verilog-hdl_devel:基于HDL原语库的新CASPER工具流程 Simulink硬件设计环境转向一种更便宜，更友好，更稳定的基于Python / Verilog的方法。安装必须使用Python> = 2.7，并且该软件包对于仿真和运行测试平台是必需的。如果安装了setuptools，则只需在软件包根目录中...
评级：0 浏览量：70 收藏量：0 资源大小：68KB 上传时间：2021-05-27

: 基于cyclone FPGA的Verilog-HDL语言实现HDB3数字基带信号的编码器设计quartus9.1工程文件.zip 基于cyclone FPGA的Verilog_HDL语言实现HDB3数字基带信号的编码器设计quartus9.1工程文件 module insert_b(Clk,Data_In,Data_OutB); input Clk; input[1:0] Data_In; output reg[1:0] Data_OutB; reg[1:0] Buffer[4]...
评级：5 浏览量：411 收藏量：1 资源大小：339KB 上传时间：2022-05-06

: stopwatch-by-verilog-HDL.zip_fpga数字秒表_stopwatch FPGA_数字秒表一个基于FPGA用verilog HDL 编写的数字秒表已经LED灯的配合
评级：0 浏览量：75 收藏量：1 资源大小：789KB 上传时间：2022-09-22

: 基于-VerilogHDL密码锁设计.doc "基于 Verilog HDL 密码锁设计" 本设计基于 Verilog HDL 语言来设计密码锁，使用 EDA 设计工具完成电路的系统综合设计和仿真。密码锁分为四个模块：顶层模块、显示模块、蜂鸣器模块、控制模块。其中由顶层模块调...
评级：5 浏览量：775 收藏量：2 资源大小：241KB 上传时间：2021-10-10

: 基于Verilog HDL的举重比赛裁判逻辑当 A,B,C 三路输入信号中，存在两个或三个都为高电平信号时，输出信号 F 才为高电平，验证成功。要求 Verilog HDL 语言进行描述、波形图进行验证
评级：0 浏览量：1820 收藏量：0 资源大小：105KB 上传时间：2020-05-17

: vscode-systemverilog-support:[不建议使用]使用mshr-hvscode-verilog-hdl-support 基于 SumblieText软件包的SystemVerilog支持。特征完毕 .sv .SV文件的语法突出显示摘录：块： always_ff ， always_comb ， module ， initial ， function 条件块： if ， while ， for 声明： parameter ...
评级：0 浏览量：729 收藏量：0 资源大小：29KB 上传时间：2021-03-11

: Xilinx FPGA原理与实践—基于Vivado和Verilog HDL 课件 Xilinx FPGA原理与实践—基于Vivado和Verilog HDL 课件
评级：5 浏览量：901 收藏量：5 资源大小：9.62MB 上传时间：2022-05-06

: 基于verilog hdl通信系统设计 verilog hdl 与通信系统基础知识相结合 verilog hdl 与通信系统基础知识相结合 verilog hdl 与通信系统基础知识相结合 verilog hdl 与通信系统基础知识相结合
评级：1 浏览量：231 收藏量：0 资源大小：1.74MB 上传时间：2020-10-21

: 基于-VerilogHDL的闹钟设计.doc 基于Verilog HDL的闹钟设计摘要：本文介绍了基于Verilog HDL语言的数字钟设计，实现了时、分、秒的计时和校时，以及整点报时和闹钟的功能。该设计采用自顶向下的设计方法，突出了Verilog HDL语言的良好的可读性、...
评级：5 浏览量：96 收藏量：0 资源大小：444KB 上传时间：2021-10-10

: 基于-VerilogHDL的万年历.doc 基于-VerilogHDL的万年历.doc
评级：0 浏览量：119 收藏量：0 资源大小：172KB 上传时间：2021-10-10

: 基于VerilogHDL的万年历.doc 基于 Verilog HDL 的万年历设计基于 Verilog HDL 的万年历设计是使用 Verilog 语言，在 Quartus2 上完成电路设计，程序开发模拟，基于功能是能够显示/修改年月日时分秒。电路设计模块：分频、控制、时间显示调整、...
评级：5 浏览量：640 收藏量：7 资源大小：238KB 上传时间：2022-03-14

: 基于-VerilogHDL设计的数字时钟.doc 基于 Verilog HDL 设计的数字时钟基于 Verilog HDL 设计的数字时钟是使用 Verilog HDL 语言设计的一种数字时钟系统。该系统使用 FPGA 芯片实现，通过 Altera QuartusⅡ 6.0 和 cyclone IIEP2C35F672C6 完成综合和...
评级：0 浏览量：107 收藏量：1 资源大小：6.39MB 上传时间：2021-10-10

: 基于Verilog HDL设计的自动数据采集系统绍了一种采用硬件控制的自动数据采集系统的设计方法，包括数字系统自顶向下的设计思路、verilog hdl对系统硬件的描述和状态机的设计以及max+plusii开发软件的仿真。设计结果表明：该采集系统具有很高的实用价值，极...
评级：0 浏览量：246 收藏量：0 资源大小：96KB 上传时间：2020-08-05

: 基于Verilog_HDL的UART仿真.docx 基于Verilog_HDL的UART仿真.docx基于Verilog_HDL的UART仿真.docx基于Verilog_HDL的UART仿真.docx基于Verilog_HDL的UART仿真.docx基于Verilog_HDL的UART仿真.docx基于Verilog_HDL的UART仿真.docx基于Verilog_HDL的...
评级：0 浏览量：79 收藏量：1 资源大小：332KB 上传时间：2022-06-21

: 基于Verilog_HDL设计的出租车计价器.doc 基于Verilog_HDL设计的出租车计价器.doc
评级：5 浏览量：517 收藏量：3 资源大小：952KB 上传时间：2021-09-28

: 基于FPGA-Verilog HDL的TCD1206SUP图像传感器驱动电路设计基于FPGA-Verilog HDL的TCD1206SUP图像传感器驱动电路设计文章： https://blog.csdn.net/weixin_53403301/article/details/122004338
评级：0 浏览量：394 收藏量：4 资源大小：549KB 上传时间：2021-12-19

: stimc：用于刺激生成的轻量级Verilog-vpi包装器主要目的是通过c / c ++代码控制和观察空的Verilog Shell模块的端口，以提供外部组件的抽象模型或模拟对硬件组件的基于外部软件的访问的功能。用法 Verilog Shell 您需要的第一件事是用于stimc控制模块的Verilog ...
评级：0 浏览量：121 收藏量：0 资源大小：150KB 上传时间：2021-02-13

: 梁祝基于-VerilogHDL的演奏设计.doc 梁祝基于-VerilogHDL的演奏设计.doc
评级：5 浏览量：113 收藏量：1 资源大小：151KB 上传时间：2021-10-08

: 基于verilog_hdl的电风扇设计.pdf 基于verilog_hdl的电风扇设计.pdf基于verilog_hdl的电风扇设计.pdf基于verilog_hdl的电风扇设计.pdf基于verilog_hdl的电风扇设计.pdf基于verilog_hdl的电风扇设计.pdf基于verilog_hdl的电风扇设计.pdf基于verilog_...
评级：5 浏览量：75 收藏量：0 资源大小：1.92MB 上传时间：2022-06-19

: 基于VerilogHDL语言的串口设计说明.pdf 基于VerilogHDL语言的串口设计说明.pdf基于VerilogHDL语言的串口设计说明.pdf基于VerilogHDL语言的串口设计说明.pdf基于VerilogHDL语言的串口设计说明.pdf基于VerilogHDL语言的串口设计说明.pdf
评级：0 浏览量：64 收藏量：0 资源大小：788KB 上传时间：2022-05-17

: 基于Verilog HDL滤波器的设计现代计算机和通信系统中广泛采用数字信号处理的技术和方法，其基本思路是先把信号用一系列的数字来表示，然后对这些数字信号进行各种快速的数学运算。其目的是多种多样的，有的是为了加密，有的是为了去掉噪声等无
评级：0 浏览量：225 收藏量：2 资源大小：370KB 上传时间：2020-10-21

: 基于Verilog HDL设计的PWM输出控制 基于Verilog HDL设计的PWM输出控制
评级：4 浏览量：301 收藏量：8 资源大小：331KB 上传时间：2013-10-12

: 基于Verilog HDL 的波形发生器.zip 基于Verilog HDL 的波形发生器
评级：0 浏览量：658 收藏量：1 资源大小：6.97MB 上传时间：2021-05-17

: 基于verilogHDL的PCIE接口设计以及Modelsim仿真.7z 基于verilogHDL的PCIE接口设计以及Modelsim仿真,FPGA（Field Programmable Gate Array）是在PAL、GAL等可编程器件的基础上进一步发展的产物.PCI-Express是一种高速串行计算机扩展总线标准，它原来的名称为“3GIO”，...
评级：0 浏览量：816 收藏量：7 资源大小：1.78MB 上传时间：2021-07-09

: 基于Verilog+HDL的通信系统设计@ 基于Verilog+HDL的通信系统设计@，需要的下载，有参考价值
评级：0 浏览量：339 收藏量：1 资源大小：19.26MB 上传时间：2018-10-30

: 基于Verilog HDL的多功能数字时钟系统 基于Verilog HDL的多功能数字时钟系统，在Quartus II集成环境中开发，主要包含数字时钟(年月日时分秒)，万年历，闹钟，整点报时等功能。
评级：5 浏览量：2402 收藏量：29 资源大小：9.52MB 上传时间：2022-03-15

: SHA-3 verilogHDL实现最新的SHA-3 verilog HDL实现代码，基于-Keccak算法。2012年10月2日，期盼已久的SHA-3获胜算法终于揭开了她的面纱，她就是Keccak算法！Keccak算法由意法半导体的Guido Bertoni、Joan Daemen（AES算法合作者）和...
评级：5 浏览量：508 收藏量：4 资源大小：14KB 上传时间：2018-12-31

: 基于Verilog_HDL的交通灯控制器设计.pdf 基于Verilog_HDL的交通灯控制器设计.pdf基于Verilog_HDL的交通灯控制器设计.pdf基于Verilog_HDL的交通灯控制器设计.pdf基于Verilog_HDL的交通灯控制器设计.pdf基于Verilog_HDL的交通灯控制器设计.pdf基于Verilog_HDL...
评级：5 浏览量：238 收藏量：5 资源大小：1.32MB 上传时间：2022-06-19

: 基于Verilog HDL的SPWM全数字算法的FPGA实现本文结合SPWM算法及FPGA的特点，以Actel FPGA作为控制核心，用Verilog HDL语言实现了可编程死区延时的三相六路SPWM全数字波形，并在Fushion StartKit开发板上实现了各功能模块，通过逻辑分析仪和数字存储示波器上...
评级：0 浏览量：761 收藏量：2 资源大小：96KB 上传时间：2020-08-01

资源推荐

相关资源标签

基于Verilog HDL的PWM verilog SHA-3 Keccak FPGA SPWM 自动数据采集电子竞赛数据采集与处理类基于Verilog－HDL 步进电机控制芯片课设毕设 https://down EDA/PLD verilog-hdl 系统开源自然科学论文波形发生器 VerilogHDL vhdl Modelsim PCIE 微型机器数据处理参考文献专业指导图像传感器 fpga开发文档资料网络协议数字秒表