没有合适的资源?快使用搜索试试~ 我知道了~
数字逻辑英语字母电路显示设计(VHDL)
资源推荐
资源详情
资源评论
LIBRARY ieee;
USE ieee.std_logic_1164.all;
USE ieee.std_logic_unsigned.all;
USE ieee.std_logic_arith.all;
ENTITY wf IS
PORT
(
clk :IN STD_LOGIC;
DIODE : OUT STD_ULOGIC_VECTOR(6 DOWNTO 0);
TURN : OUT bit_VECTOR(7 DOWNTO 0)
);
END wf;
ARCHITECTURE a OF wf IS
signal n:INTEGER RANGE 0 TO 15;
BEGIN PROCESS
(clk)
variable n1: INTEGER RANGE 0 TO 7;
USE ieee.std_logic_1164.all;
USE ieee.std_logic_unsigned.all;
USE ieee.std_logic_arith.all;
ENTITY wf IS
PORT
(
clk :IN STD_LOGIC;
DIODE : OUT STD_ULOGIC_VECTOR(6 DOWNTO 0);
TURN : OUT bit_VECTOR(7 DOWNTO 0)
);
END wf;
ARCHITECTURE a OF wf IS
signal n:INTEGER RANGE 0 TO 15;
BEGIN PROCESS
(clk)
variable n1: INTEGER RANGE 0 TO 7;
资源评论
o小雨o
- 粉丝: 0
- 资源: 4
上传资源 快速赚钱
- 我的内容管理 展开
- 我的资源 快来上传第一个资源
- 我的收益 登录查看自己的收益
- 我的积分 登录查看自己的积分
- 我的C币 登录后查看C币余额
- 我的收藏
- 我的下载
- 下载帮助
安全验证
文档复制为VIP权益,开通VIP直接复制
信息提交成功