集成电路复习总结分享.pdf
集成电路是指通过一系列特定的加工工艺,将晶体管、二极管等有源器件和电阻、电容、电感等无源器件,按照一定的电路互联,“集成”在一块半导体晶片(如硅或砷化镓)上,封装在一个外壳内,执行特定电路或系统功能的一种器件。
摩尔定律(Moore's Law)是指芯片上晶体管数目每隔18个月翻一番或每三年翻两番,性能也会增加一倍。
SOC(System on Chip)是在一个微电子芯片上将信息的采集、传输、存储、处理等功能集成在一起而构成系统芯片。
EDA(Electronic-System Design Automation)是电子设计自动化。
能带是指能量越高的能级,分裂的能级越多,分裂的能级也就相邻越近,这些邻近的能级看起来就像连续分布,这样的多条相邻近的能级被称为能带。
本征半导体是一种完全纯净的、结构完整的半导体晶体。经过一定的工艺过程将纯净的半导体制成的单晶体称为本征半导体。导带中的自由电子与价带中的空穴都能参与导电。
肖特基接触是指金属与半导体接触并且金属的费米能级低于N型半导体或高于P型半导体的费米能级,这种接触为肖特基接触。
MESFET(Metal-Semiconductor Filed Effect Transistor)即金属-半导体场效应晶体管。
Spice(Simulation Program with Integrated Circuit Emphasis)是集成电路仿真程序,主要用来在电路硬件实现之前读电路进行仿真分析。
FPGA(Field Programmable Gate Array)是现场可编程门阵列,又称逻辑单元阵列。
IP(Intellectual Property)是知识产权。通常讲的IP核是指已经设计优化好经过验证、功能复杂、可以嵌入到其他电路中重复使用的集成电路模块。
HBT(Hetro-junction Bipolar Transistor)是异质结双极晶体管。
短沟道效应是指阈值电压与沟道相关到非常严重的程度。随着沟道长度变的越来越短,阈值电压与沟长及漏电压有着明显的关系。
沟道长度调制效应是指MOS晶体管中,栅下沟道预夹断后、若继续增大Vds,夹断点会略向源极方向移动导致夹断点到源极之间的沟道长度略有减小,有效沟道电阻也就略有减小,从而使更多电子自源极漂移到夹断点,导致在耗尽区漂移电子增多是Id增大。
电路仿真是指将要分析的电路问题列出数学形式的电路方程,然后对电路方程求解。就是设计好的电路图通过仿真软件进行实时模拟,模拟出实际功能,然后通过其分析改进,从而实现电路的优化设计。
电路综合是指synthesis实现在满足设计电路的功能、速度及面积等限制条件下,将行为级描述转化为指定的技术库中单元电路的连接。
ASIC(Application Specific Integrated Circuit)是专用集成电路。
VDSM(Very Deep Sub-micron)是超深亚微米。
VLSI(Very Large Scale Integration)是超大规模集成电路。
DRC(Design Rule Check)是设计规则检查,最小线宽、最小图形间距、最小接触孔尺寸、栅和源漏区的最小交叠等。
ERC(Electrical Rules Check)是电气规则检查,检测有没有电路意义的连接错误,如短路、开路、孤立布线、非法器件等,介于设计规则与行为级分析之间,不涉及电路行为。
LVS(Layout Versus Schematic)是电路与版图一致性验证,从版图提取出的电路网表与从原理图得到的网表进行比较,检查两者是否一致。
GDSII(Graphic Data System)是一种时序提供格式,用于设计工具、计算机和掩膜制造商之间进行半导体物理制板的数据传输。
tape-out是提交最终GDSII文件加工Foundry:芯片代工厂。
RTL(Register Transfer Level)是寄存器传输级,用于描述同步数字电路操作的抽象级。
DC(Design Compiler)是设计编译器,用于综合。
FM(Form Test)是形式验证。
APR(Auto Place and Route)是自动布局布线。
STA(Static Timing Analysis)是静态时序分析。
SDF(Standard Delay Format)是标准延迟格式。
这些概念都是集成电路设计的重要组成部分,对于电子设计自动化和集成电路设计的开发和应用具有重要的意义。