下载 >  开发技术 >  硬件开发 > 基本CPU设计 VHDL

基本CPU设计 VHDL 评分:

本实验要完成的工作主要包括:指令系统的设计,FPGA-CPU的整体结构设计及其细化,逻辑设计的具体实现(VHDL语言程序的编写),软件模拟,以及硬件调试。这几部分的工作之间是先行后续的关系,也就是只有前一个步骤完成了下一个步骤才可以开始进行,不存在并行完成的情况
2009-06-12 上传大小:2.42MB
立即下载 开通VIP
分享
收藏 举报

评论 共2条

ilckl 很不错,内容清晰明了
2014-11-19
回复
u010001152 资料不错,我们要设计简单的CPU作为小学期的项目,有一定的作用
2014-07-19
回复
基于vhdlcpu设计

基于vhdl的cpu设计,使用quartus2编写的,有详细的设计代码和说明文档,以及使用的说明实例

立即下载
VHDL基于MIPS指令集的32位CPU设计(含源码)

本文的主体部分首先详细描述了处理器各个独立功能模块的设计,为后续的整体设计实现提供逻辑功能支持。随后按照单周期、多周期、流水线的顺序,循序渐进的围绕着指令执行过程中需经历的五个阶段,详细描述了3个版本的处理器中各阶段的逻辑设计。在完成了各个版本的CPU的整体逻辑设计后,通过Quartus II时序仿真软件在所设计的CPU上运行了测试程序,测试输出波形表明了处理器逻辑设计的正确性。 附录包含了三个版本处理器实现的源码。

立即下载
一个简单的CPU(VHDL实现)

Qomputer文件夹下是最终的工程,COMPUTER文件夹下是各个部件的调试及实现,另附上报告一份,方便读者阅读

立即下载
vhdl 基本CPU设计.rar

vhdl 基本CPU设计.rarvhdl 基本CPU设计.rar

立即下载
8 位 CPU vhdl实现(含全部源代码)

我是2014级复旦的研究生。这是一个8位的CPU设计VHDL实现。本CPU基于RISC架构,实现了cpu的基本功能如:加减乘除运算,跳转等。此外,里面有一个17位的ROM区,是存储指令的。你可以写出一段17位的指令代码,并放入ROM区,该CPU即可自动运行出结果。压缩包里是源代码和我们当时的设计要求。本源代码的最后调试时在地址0--17是放入的斐波纳契数字(Fibonacci Numbers)指令。通过modelsim仿真即可看到结果。

立即下载
vhdl或verilog语言设计一个8位的具有28条指令的CPU模型机系统。

(1)按给定的数据格式和指令系统,运用“计算机原理”课程学得的知识,在所提供的器件范围内,用vhdl或verilog语言设计一个8位的具有28条指令的CPU模型机系统。 (2)所设计出的计算机的系统的完整逻辑图,整理出设计报告。 (3)要求设计出的计算机系统尽量为最佳方案,有可能的话,尽可能增加其功能。

立即下载
多周期CPU设计实现(仿真)

使用Verilog语言对多周期CPU进行仿真设计,其中有实验原理、实验设计、实验代码等。

立即下载
基于VHDL的简单CPU的设计与实现

基于VHDL的简单CPU的设计与实现, 基于VHDL的简单CPU的设计与实现, 基于VHDL的简单CPU的设计与实现, 基于VHDL的简单CPU的设计与实现, 基于VHDL的简单CPU的设计与实现, 基于VHDL的简单CPU的设计与实现, 基于VHDL的简单CPU的设计与实现,基于VHDL的简单CPU的设计与实现

立即下载
12条MIPS指令多周期CPU设计【ISE实现】

12条MIPS指令多周期CPU设计【ISE实现

立即下载
基于MIPS指令集的32位CPU设计与VHDL实现

基于MIPS指令集的32位CPU设计与VHDL实现基于MIPS指令集的32位CPU设计与VHDL实现基于MIPS指令集的32位CPU设计与VHDL实现基于MIPS指令集的32位CPU设计与VHDL实现基于MIPS指令集的32位CPU设计与VHDL实现基于MIPS指令集的32位CPU设计与VHDL实现基于MIPS指令集的32位CPU设计与VHDL实现基于MIPS指令集的32位CPU设计与VHDL实现基于MIPS指令集的32位CPU设计与VHDL实现基于MIPS指令集的32位CPU设计与VHDL实现

立即下载
mips指令集下的CPU编写

根据《自己动手写CPU》完成的MIPS-CPU编写,实现功能与原作思想一致,但实现方法有所区别,可供参考

立即下载
基于VHDL语言的CPU设计

The purpose of this project is to design a simple CPU (Central Processing Unit). This CPU has basic instruction set, and we will utilize its instruction set to generate a very simple program to verify its performance. At least four parts constitute a simple CPU: the control unit, the internal regist

立即下载
基于FPGA的MIPS 架构的CPU设计

设计了一个基于MIPS架构的基本CPU,并能下载到FPGA上。利用所设计的CPU能够执行相应的程序,并能返回正确结果。可以通过在指令中添加空指令的方式来避免指令在流水执行中的数据冲突问题。

立即下载
微程序控制器的CPU设计

 设计一台微程序控制的模型计算机 1) 拟定指令系统(含机器指令的字长、格式、寻址方式及指令的种类等) 2) 设计数据通路,给出模型机中所含的部件及其间的连接,以及信息在数据通路中传送时所需的微命令。 3) 设计微程序的流程图 4) 设计微指令 5) 编写微程序 6) 使用VHDL编码,仿真检测实验的功能是否达到设计要求 其中包含完整的课设报告以及源程序。

立即下载
利用VHDL语言进行CPU设计实战

利用VHDL语言进行CPU设计实战,利用VHDL语言进行CPU设计实战,

立即下载
VHDL语言CPU设计报告

VHDL语言CPU设计报告 用VHDL语言设计一个给定指令系统的CPU,实现FPGA下载

立即下载
6502微控制器CPU的VHDL代码

opencore上的6502微控制器CPU的VHDL代码,内附详细说明。

立即下载
北航MIPS多周期CPU

北航MIPS多周期CPU,使用大量的寄存器,请使用大容量的FPGA

立即下载
16位CISC CPU的设计及仿真

16位CISC CPU的设计及仿真,复杂指令集CPU设计VHDL代码。

立即下载
原创 16位CPU VHDL开源代码 自制编译器

电子科大数字电路课程设计 抗干扰国重老师指导完成,CISC架构 ,16位数据总线 VHDL quartus2开发,内含报告,如需仿真请在MODELSIM里跑,quartus2中仿真容易出bug 编译器在vs2012中开发,完成算术表达式转汇编功能,但生成hex文件部分待完成,请开源爱好者自行添加,同样开源。">电子科大数字电路课程设计 抗干扰国重老师指导完成,CISC架构 ,16位数据总线 VHDL quartus2开发,内含报告,如需仿真请在MODELSIM里跑,quartus2中仿真容易出bug 编译器在vs2012中开发,完成算术表达式转汇编功能,但生成hex文件部分 [更多]

立即下载
img

spring mvc+mybatis+mysql+maven+bootstrap 整合实现增删查改简单实例.zip

资源所需积分/C币 当前拥有积分 当前拥有C币
5 0 0
点击完成任务获取下载码
输入下载码
为了良好体验,不建议使用迅雷下载
img

基本CPU设计 VHDL

会员到期时间: 剩余下载个数: 剩余C币: 剩余积分:0
为了良好体验,不建议使用迅雷下载
VIP下载
您今日下载次数已达上限(为了良好下载体验及使用,每位用户24小时之内最多可下载20个资源)

积分不足!

资源所需积分/C币 当前拥有积分
您可以选择
开通VIP
4000万
程序员的必选
600万
绿色安全资源
现在开通
立省522元
或者
购买C币兑换积分 C币抽奖
img

资源所需积分/C币 当前拥有积分 当前拥有C币
5 4 45
为了良好体验,不建议使用迅雷下载
确认下载
img

资源所需积分/C币 当前拥有积分 当前拥有C币
1 0 0
为了良好体验,不建议使用迅雷下载
VIP和C币套餐优惠
img

资源所需积分/C币 当前拥有积分 当前拥有C币
5 4 45
您的积分不足,将扣除 10 C币
为了良好体验,不建议使用迅雷下载
确认下载
下载
您还未下载过该资源
无法举报自己的资源

兑换成功

你当前的下载分为234开始下载资源
你还不是VIP会员
开通VIP会员权限,免积分下载
立即开通

你下载资源过于频繁,请输入验证码

您因违反CSDN下载频道规则而被锁定帐户,如有疑问,请联络:webmaster@csdn.net!

举报

若举报审核通过,可返还被扣除的积分

  • 举报人:
  • 被举报人:
  • *类型:
    • *投诉人姓名:
    • *投诉人联系方式:
    • *版权证明:
  • *详细原因: