下载 >  课程资源 >  嵌入式 > 基于VHDL的简单CPU的设计与实现

基于VHDL的简单CPU的设计与实现 评分:

基于VHDL的简单CPU的设计与实现, 基于VHDL的简单CPU的设计与实现, 基于VHDL的简单CPU的设计与实现, 基于VHDL的简单CPU的设计与实现, 基于VHDL的简单CPU的设计与实现, 基于VHDL的简单CPU的设计与实现, 基于VHDL的简单CPU的设计与实现,基于VHDL的简单CPU的设计与实现
2011-05-05 上传大小:791KB
分享
收藏 (2) 举报

评论 共4条

yanw880 下载了以后,很好用
2014-09-08
回复
u012027305 很不错,正合我用!
2013-11-19
回复
junmeiji 这个还可以 简单的
2013-01-06
回复
lujin04075054 不错的,只可惜没有源代码
2012-06-14
回复
基于VHDL实现的多功能电子钟设计
基于VHDL的8位cpu设计实现

随着计算机在人们生活中重要性和不可或缺性的提高,为了更方便的为大众使用,发展计算机性能成为IT行业的热点,但计算机的内部结构极其复杂,为了便于研究便产生了模型计算机。 本文完成了基于VHDL的8位模型计算机的设计与实现。文中首先阐述了8位模型计算机的原理,然后对其十个功能模块(算术逻辑运算单元,累加器,控制器,地址寄存器,程序计数器,数据寄存器,存储器,节拍发生器,时钟信号源,指令寄存器和指令译码器)进行了分析与设计。最后在Quartus II 9.0环境下进行了仿真,完成了8位模型计算机的整体实现11。

立即下载
一个简单的CPU(VHDL实现

Qomputer文件夹下是最终的工程,COMPUTER文件夹下是各个部件的调试及实现,另附上报告一份,方便读者阅读

立即下载
8 位 CPU vhdl实现(含全部源代码)

我是2014级复旦的研究生。这是一个8位的CPU设计VHDL实现。本CPU基于RISC架构,实现了cpu的基本功能如:加减乘除运算,跳转等。此外,里面有一个17位的ROM区,是存储指令的。你可以写出一段17位的指令代码,并放入ROM区,该CPU即可自动运行出结果。压缩包里是源代码和我们当时的设计要求。本源代码的最后调试时在地址0--17是放入的斐波纳契数字(Fibonacci Numbers)指令。通过modelsim仿真即可看到结果。

立即下载
基于MIPS指令集的32位CPU设计与VHDL实现

基于MIPS指令集的32位CPU设计与VHDL实现基于MIPS指令集的32位CPU设计与VHDL实现基于MIPS指令集的32位CPU设计与VHDL实现基于MIPS指令集的32位CPU设计与VHDL实现基于MIPS指令集的32位CPU设计与VHDL实现基于MIPS指令集的32位CPU设计与VHDL实现基于MIPS指令集的32位CPU设计与VHDL实现基于MIPS指令集的32位CPU设计与VHDL实现基于MIPS指令集的32位CPU设计与VHDL实现基于MIPS指令集的32位CPU设计与VHDL实现

立即下载
VHDL 16位CPU

VHDL 16位CPU 简单的CPU设计,含有ROM,RAM,PC,指令寄存器等模块,VHDL 16位CPU 简单的CPU设计,含有ROM,RAM,PC,指令寄存器等模块,VHDL 16位CPU 简单的CPU设计,含有ROM,RAM,PC,指令寄存器等模块,VHDL 16位CPU 简单的CPU设计,含有ROM,RAM,PC,指令寄存器等模块,VHDL 16位CPU 简单的CPU设计,含有ROM,RAM,PC,指令寄存器等模块,VHDL 16位CPU 简单的CPU设计,含有ROM,RAM,PC,指令寄存器等模块,VHDL 16位CPU 简单的CPU设计,含有ROM,RAM,PC,指令寄存器等模块

立即下载
用VHDL语言设计组合逻辑电路

实验4:用VHDL语言设计组合逻辑电路(熟悉用VHDL语言设计4位全加器的方法。首先创建一个1位全加器实体,然后例化此1位全加器4次,创建一个更高层次的4位加法器。1位全加器的VHDL语言描述见例4-45,4位加法器的VHDL语言程序如例4-46,P161-162。)

立即下载
江南大学计算机组成原理期末设计,使用VHDL编写的一个可以运行的CPU,包括bit文件

江南大学计算机组成原理期末设计,使用VHDL编写的一个可以运行的CPU,包括bit文件,可以在设备上直接配置FPGA使用验证

立即下载
12条MIPS指令多周期CPU设计【ISE实现

12条MIPS指令多周期CPU设计【ISE实现

立即下载
基于VHDL语言的同步FIFO设计

基于VHDL语言的同步FIFO设计,附有TESTBENCH文件和Modelsim仿真脚本

立即下载
用VHDL语言编写的EDA设计程序(实现7人表决器)

用VHDL语言编写的EDA程序,用7个开关显示支持与否的表决器,里面有程序,还有所用芯片FPGA的管脚分配等内容。

立即下载
基于VHDL的16位ALU简易设计

基于VHDL的16位ALU简易设计,可完成基本的加减、带进位加减、或、与等运算。

立即下载
vhdl或verilog语言设计一个8位的具有28条指令的CPU模型机系统。

(1)按给定的数据格式和指令系统,运用“计算机原理”课程学得的知识,在所提供的器件范围内,用vhdl或verilog语言设计一个8位的具有28条指令的CPU模型机系统。 (2)所设计出的计算机的系统的完整逻辑图,整理出设计报告。 (3)要求设计出的计算机系统尽量为最佳方案,有可能的话,尽可能增加其功能。

立即下载
8位ALU运算器(VHDL语言)

(1)按照实验要求设计简单ALU,能执行8种操作,分别为: 1)加、减、增1、减1等4种8位算术运算; 2)与、或、非、异或等4种8位逻辑运算。 实现上,可以用一位M 作为进行算术运算或逻辑运算的控制位,M=0 时进行算术运算,M=1 时进行逻辑运算。另外用2位来表示4种操作。 (2)实现一些基本的PSW标志位: 1)进位/借位的输出标志位C; 2) 运算结果为零的输出标志位Z; 3) 运算结果为溢出的输出标志位V; 4) 运算结果为负数的输出标志位N。 (3)加减必须用最基本的1位全加器fa作为基础,可以采用直接由8次1位运算得到8位的操作;也可以先构造4位加法器,再进一步实现8位加减运

立即下载
VHDL---FIFO例子

VHDL------FIFO例子对于初学者希望有帮助!!!

立即下载
[初学VHDL必看]FPGA实现DDS

经过我测试通过的,用VHDL编写DDS,模块鲜明,非常适合新手学习

立即下载
VHDL :一位全加器的实现

VHDL :一位全加器的实现. 代码已经通过本人测试,结果正确。

立即下载
用VHDL语言控制流水灯

用VHDL语言实现流水灯的设计,在FPGA板子上跑出来

立即下载
VHDL语言8位ALU设计

用VHDL语言,模块化设计方式,实现8位运算器单元ALU的设计。

立即下载
VHDL计算器

实现了由vhdl对加乘计算器代码的书写和实际的波形仿真,很实用。

立即下载

热点文章

img

spring mvc+mybatis+mysql+maven+bootstrap 整合实现增删查改简单实例.zip

资源所需积分/C币 当前拥有积分 当前拥有C币
5 0 0
点击完成任务获取下载码
输入下载码
为了良好体验,不建议使用迅雷下载
img

基于VHDL的简单CPU的设计与实现

会员到期时间: 剩余下载个数: 剩余C币: 剩余积分:0
为了良好体验,不建议使用迅雷下载
VIP下载
您今日下载次数已达上限(为了良好下载体验及使用,每位用户24小时之内最多可下载20个资源)

积分不足!

资源所需积分/C币 当前拥有积分
您可以选择
开通VIP
4000万
程序员的必选
600万
绿色安全资源
现在开通
立省522元
或者
购买C币兑换积分 C币抽奖
img

资源所需积分/C币 当前拥有积分 当前拥有C币
5 4 45
为了良好体验,不建议使用迅雷下载
确认下载
img

资源所需积分/C币 当前拥有积分 当前拥有C币
2 0 0
为了良好体验,不建议使用迅雷下载
VIP和C币套餐优惠
img

资源所需积分/C币 当前拥有积分 当前拥有C币
5 4 45
您的积分不足,将扣除 10 C币
为了良好体验,不建议使用迅雷下载
确认下载
下载
您还未下载过该资源
无法举报自己的资源

兑换成功

你当前的下载分为234开始下载资源
你还不是VIP会员
开通VIP会员权限,免积分下载
立即开通

你下载资源过于频繁,请输入验证码

您因违反CSDN下载频道规则而被锁定帐户,如有疑问,请联络:webmaster@csdn.net!

举报

  • 举报人:
  • 被举报人:
  • *类型:
    • *投诉人姓名:
    • *投诉人联系方式:
    • *版权证明:
  • *详细原因: