下载 >  课程资源 >  嵌入式 > 基于VHDL的简单CPU的设计与实现

基于VHDL的简单CPU的设计与实现 评分:

基于VHDL的简单CPU的设计与实现, 基于VHDL的简单CPU的设计与实现, 基于VHDL的简单CPU的设计与实现, 基于VHDL的简单CPU的设计与实现, 基于VHDL的简单CPU的设计与实现, 基于VHDL的简单CPU的设计与实现, 基于VHDL的简单CPU的设计与实现,基于VHDL的简单CPU的设计与实现
2011-05-05 上传大小:791KB
分享
收藏 (2) 举报
基于vhdlcpu设计

基于vhdl的cpu设计,使用quartus2编写的,有详细的设计代码和说明文档,以及使用的说明实例

立即下载
基于VHDL的8位cpu设计实现

随着计算机在人们生活中重要性和不可或缺性的提高,为了更方便的为大众使用,发展计算机性能成为IT行业的热点,但计算机的内部结构极其复杂,为了便于研究便产生了模型计算机。 本文完成了基于VHDL的8位模型计算机的设计与实现。文中首先阐述了8位模型计算机的原理,然后对其十个功能模块(算术逻辑运算单元,累加器,控制器,地址寄存器,程序计数器,数据寄存器,存储器,节拍发生器,时钟信号源,指令寄存器和指令译码器)进行了分析与设计。最后在Quartus II 9.0环境下进行了仿真,完成了8位模型计算机的整体实现11。

立即下载
一个简单的CPU(VHDL实现

Qomputer文件夹下是最终的工程,COMPUTER文件夹下是各个部件的调试及实现,另附上报告一份,方便读者阅读

立即下载
8 位 CPU vhdl实现(含全部源代码)

我是2014级复旦的研究生。这是一个8位的CPU设计VHDL实现。本CPU基于RISC架构,实现了cpu的基本功能如:加减乘除运算,跳转等。此外,里面有一个17位的ROM区,是存储指令的。你可以写出一段17位的指令代码,并放入ROM区,该CPU即可自动运行出结果。压缩包里是源代码和我们当时的设计要求。本源代码的最后调试时在地址0--17是放入的斐波纳契数字(Fibonacci Numbers)指令。通过modelsim仿真即可看到结果。

立即下载
基于MIPS指令集的32位CPU设计与VHDL实现

基于MIPS指令集的32位CPU设计与VHDL实现基于MIPS指令集的32位CPU设计与VHDL实现基于MIPS指令集的32位CPU设计与VHDL实现基于MIPS指令集的32位CPU设计与VHDL实现基于MIPS指令集的32位CPU设计与VHDL实现基于MIPS指令集的32位CPU设计与VHDL实现基于MIPS指令集的32位CPU设计与VHDL实现基于MIPS指令集的32位CPU设计与VHDL实现基于MIPS指令集的32位CPU设计与VHDL实现基于MIPS指令集的32位CPU设计与VHDL实现

立即下载
12条MIPS指令多周期CPU设计【ISE实现

12条MIPS指令多周期CPU设计【ISE实现

立即下载
VHDL 16位CPU

VHDL 16位CPU 简单的CPU设计,含有ROM,RAM,PC,指令寄存器等模块,VHDL 16位CPU 简单的CPU设计,含有ROM,RAM,PC,指令寄存器等模块,VHDL 16位CPU 简单的CPU设计,含有ROM,RAM,PC,指令寄存器等模块,VHDL 16位CPU 简单的CPU设计,含有ROM,RAM,PC,指令寄存器等模块,VHDL 16位CPU 简单的CPU设计,含有ROM,RAM,PC,指令寄存器等模块,VHDL 16位CPU 简单的CPU设计,含有ROM,RAM,PC,指令寄存器等模块,VHDL 16位CPU 简单的CPU设计,含有ROM,RAM,PC,指令寄存器等模块

立即下载
用VHDL语言设计组合逻辑电路

实验4:用VHDL语言设计组合逻辑电路(熟悉用VHDL语言设计4位全加器的方法。首先创建一个1位全加器实体,然后例化此1位全加器4次,创建一个更高层次的4位加法器。1位全加器的VHDL语言描述见例4-45,4位加法器的VHDL语言程序如例4-46,P161-162。)

立即下载
微程序控制器的CPU设计

 设计一台微程序控制的模型计算机 1) 拟定指令系统(含机器指令的字长、格式、寻址方式及指令的种类等) 2) 设计数据通路,给出模型机中所含的部件及其间的连接,以及信息在数据通路中传送时所需的微命令。 3) 设计微程序的流程图 4) 设计微指令 5) 编写微程序 6) 使用VHDL编码,仿真检测实验的功能是否达到设计要求 其中包含完整的课设报告以及源程序。

立即下载
多周期CPU设计实现(仿真)

使用Verilog语言对多周期CPU进行仿真设计,其中有实验原理、实验设计、实验代码等。

立即下载
五级流水线CPU VHDL代码实现

这是模拟MIPS机的五级流水线而设计的用VHDL代码实现的CPU。该运行环境是QUART||

立即下载
基于FPGA的MIPS 架构的CPU设计

设计了一个基于MIPS架构的基本CPU,并能下载到FPGA上。利用所设计的CPU能够执行相应的程序,并能返回正确结果。可以通过在指令中添加空指令的方式来避免指令在流水执行中的数据冲突问题。

立即下载
A Microprogrammable Memory Controller for

基于FPGA实现cpu设计 运用ABLE 和 VHDL 设计微程序 实现cpu的各种功能

立即下载
基于VHDL语言的同步FIFO设计

基于VHDL语言的同步FIFO设计,附有TESTBENCH文件和Modelsim仿真脚本

立即下载
vhdl或verilog语言设计一个8位的具有28条指令的CPU模型机系统。

(1)按给定的数据格式和指令系统,运用“计算机原理”课程学得的知识,在所提供的器件范围内,用vhdl或verilog语言设计一个8位的具有28条指令的CPU模型机系统。 (2)所设计出的计算机的系统的完整逻辑图,整理出设计报告。 (3)要求设计出的计算机系统尽量为最佳方案,有可能的话,尽可能增加其功能。

立即下载
VHDL实现简单CPU(内有多个供选择).rar

VHDL实现简单CPU(内有多个供选择).rar VHDL实现简单CPU(内有多个供选择).rar VHDL实现简单CPU(内有多个供选择).rar VHDL实现简单CPU(内有多个供选择).rar

立即下载
VHDL语言编写4位加法器

VHDL设计的一个4位二进制加法器,实现两个4位二进制数相加

立即下载
最全的FPGA俄罗斯方块(包含5个版本的完整工程,Verilog和VHDL,Vivado和ISE)

多版本基于FPGA的俄罗斯方块游戏实现,包含5个版本的完整工程,Verilog和VHDL,Vivado和ISE

立即下载
基于VHDL的16位ALU简易设计

基于VHDL的16位ALU简易设计,可完成基本的加减、带进位加减、或、与等运算。

立即下载
vhdl语言设计猜数字游戏

用vhdl语言设计猜数字游戏,可产生四位随机数,可以提示所采数字与随机数相比是大了还是小了

立即下载

热点文章

img

spring mvc+mybatis+mysql+maven+bootstrap 整合实现增删查改简单实例.zip

资源所需积分/C币 当前拥有积分 当前拥有C币
5 0 0
点击完成任务获取下载码
输入下载码
为了良好体验,不建议使用迅雷下载
img

基于VHDL的简单CPU的设计与实现

会员到期时间: 剩余下载个数: 剩余C币: 剩余积分:0
为了良好体验,不建议使用迅雷下载
VIP下载
您今日下载次数已达上限(为了良好下载体验及使用,每位用户24小时之内最多可下载20个资源)

积分不足!

资源所需积分/C币 当前拥有积分
您可以选择
开通VIP
4000万
程序员的必选
600万
绿色安全资源
现在开通
立省522元
或者
购买C币兑换积分 C币抽奖
img

资源所需积分/C币 当前拥有积分 当前拥有C币
5 4 45
为了良好体验,不建议使用迅雷下载
确认下载
img

资源所需积分/C币 当前拥有积分 当前拥有C币
2 0 0
为了良好体验,不建议使用迅雷下载
VIP和C币套餐优惠
img

资源所需积分/C币 当前拥有积分 当前拥有C币
5 4 45
您的积分不足,将扣除 10 C币
为了良好体验,不建议使用迅雷下载
确认下载
下载
您还未下载过该资源
无法举报自己的资源

兑换成功

你当前的下载分为234开始下载资源
你还不是VIP会员
开通VIP会员权限,免积分下载
立即开通

你下载资源过于频繁,请输入验证码

您因违反CSDN下载频道规则而被锁定帐户,如有疑问,请联络:webmaster@csdn.net!

举报

  • 举报人:
  • 被举报人:
  • *类型:
    • *投诉人姓名:
    • *投诉人联系方式:
    • *版权证明:
  • *详细原因: