没有合适的资源？快使用搜索试试~
我知道了~
文库首页
课程资源
专业指导
一种SDRAM控制器软核的verilog设计
一种SDRAM控制器软核的verilog设计
共1个文件
caj：1个
SDRAM控制器
需积分: 9
7 下载量
189 浏览量
2010-06-01
20:24:40
上传
评论
收藏
46KB
RAR
举报
温馨提示
立即下载
一种SDRAM控制器软核的verilog设计 ,非常实用的源代码，大家一起分享吧
资源推荐
资源详情
资源评论
EDA/PLD中的使用Verilog实现基于FPGA的SDRAM控制器
浏览：143
摘 要：介绍了SDRAM的特点和工作原理，提出了一种基于FPGA的SDRAM控制器的设计方法，使用该方法实现的控制器可非常方便地对SDRAM进行控制。关键词：SDRAM；控制器；Verilog；状态机 引言--- 在基于FPGA的图象采集显示系统中，常常需要用到大容量、高速度的存储器。而在各种随机存储器件中，SDRAM的价格低、体积小、速度快、容量大，是比较理想的器件。但SDR
使用Verilog实现基于FPGA的SDRAM控制器.pdf
浏览：133
4星 · 用户满意度95%
介绍了SDRAM 的特点和工作原理，提出了一种基于FPGA 的SDRAM 控制器的设计方法，使用该方法实现的控制器可非常方便地对SDRAM 进行控制。
SDRAM控制器软核的Verilog设计
浏览：132
verilog 开发学习SDRAM 对SDRAM做了介绍
SDRAM控制器的设计
浏览：173
关于SDRAM控制器的设计，更好的使用SDRAM来对大量高速的数据进行缓存
SDRAM控制器设计
浏览：172
本课件为SDRAM控制器的设计，其中详细的介绍了怎么设计控制
SDRAM 控制器设计
浏览：173
4星 · 用户满意度95%
基于FPGA的sdram控制器设计（verilog语言），对SDRAM控制有很大参考价值
一种简易SDRAM控制器的设计方法
浏览：195
介绍一种简易SDRAM控制器的设计方法的论文
高速SDRAM控制器Verilog代码，经过仿真和综合验证
浏览：93
166MHz的SDRAM控制器，经过仿真和综合验证。该IP核是一种用于嵌入式系统的可定制化控制器，设计用于管理同步DRAM（SDRAM）芯片。具有灵活性，可实现高速数据传输，并且适用于不同类型的SDRAM。
Micron SDRAM控制器VERILO源码FPGA读写SDRAM的实例逻辑源码资料.zip
浏览：64
Micron SDRAM控制器VERILO源码FPGA读写SDRAM的实例逻辑源码资料: FPGA读写SDRAM的实例 Micron的SDRAM控制器代码 n2cpu_nii51005.pdf ...一种简易SDRAM控制器的设计方法.zip 动态随即存储器HY57V641620.pdf
单片机与DSP中的使用Verilog实现基于FPGA的SDRAM控制器(图)
浏览：97
摘 要：介绍了SDRAM的特点和工作原理，提出了一种基于FPGA的SDRAM控制器的设计方法，使用该方法实现的控制器可非常方便地对SDRAM进行控制。关键词：SDRAM；控制器；Verilog；状态机 引言---在基于FPGA的...
嵌入式系统/ARM技术中的基于AMBA-AHB总线的SDRAM控制器的计方案
浏览：114
摘要：为了在嵌入式系统设计中实现对SDRAM存储器的访问，本文提出了一种基于AMBA-AHB总线规范的SDRAM控制器设计方案。方案首先简要介绍了AMBA总线规范，然后在完成整个存储控制器的整体框架设计的基础上给出了SDRAM...
verilog SDRAM控制器
浏览：106
verilog SDRAM控制器
DDR SDRAM 参考设计 verilog
浏览：179
DDR SDRAM 参考设计 verilog 写的，源文件，仿真文件，模型文件等都有
SDRAM控制器，verilog语言编写
浏览：197
verilog语言编写sdram控制器
SDRAM控制器简易化设计
浏览：31
SDRAM存储芯片拥有快速读写的性能，可以应用以回波模拟系统作为数据高速缓存器。SDRAM芯片是由SDRAM控制器控制的， SDRAM控制器有严格的控制时序和工作状态，可以使用有限状态机理论和VerilogHDL语言对FPGA进行模块化开发设计。笔者基于FPGA给出了一种SDRAM控制器简易化设计方法，实验结果表明该方法简化了SDRAM控制器的设计。
DDR SDRAM控制器verilog代码
浏览：16
5星 · 资源好评率100%
DDR SDRAM控制器verilog代码
多端口SDRAM控制器的设计与实现
浏览：64
5星 · 资源好评率100%
摘 要设计实现了一种基于FPGA 的，可用于多数据缓存的、能够高效利用带宽的多端口SDRAM 控制器。本文使用状态机的设计思想，采用Verilog 硬件描述语言设计了时序控制程序。得到的SDRAM 读写信号仿真波形图时序合理、...
数据采集系统中SDRAM控制器的FPGA设计
浏览：56
针对SDRAM时序控制复杂等设计难点，提出了一种基于现场可编程门阵列 （FPGA） 设计SDRAM控制器的方法。使用状态机的设计思想， 采用Verilog 硬件描述语言对时序控制程序进行了设计。通过Modelsim SE 6.0开发平台进行...
基于AMBA-AHB总线的SDRAM控制器的计方案
浏览：23
摘要：为了在嵌入式系统设计中实现对SDRAM存储器的访问，本文提出了一种基于AMBA-AHB总线规范的SDRAM控制器设计方案。方案首先简要介绍了AMBA总线规范，然后在完成整个存储控制器的整体框架设计的基础上给出了SDRAM...
基于FPGA的DDR3 SDRAM控制器用户接口设计
浏览：166
3星 · 编辑精心推荐
为了满足高速图像数据采集系统中对高带宽和大容量的要求，利用Virtex-7 系列FPGA 外接DDR3 SDRAM 的设计方法，提出了一种基于Verilog-HDL 语言的DDR3 SDRAM 控制器用户接口设计方案。该控制器用户接口已经在Xilinx ...
基于FPGA的SDRAM控制器设计方案 (2012年)
浏览：118
针对高速实时图像采集系统中数据量大需要缓存的问题，提出一种基于FPGA 的SDRAM 控制器设计方案。在分析SDRAM 基本操作原理的基础上，通过引入状态机和仲裁机制，利用Verilog 语言在QuartusII 的开发环境中进行设计...
一种DDR SDRAM控制器的设计
浏览：136
在介绍DDR SDRAM控制器设计关键技术的基础上,讨论了一种DDR SDRAM控制器的设计方法。通过一种优化的地址映射策略提高了突发访问效率，采用0.18 ?滋m CMOS工艺流片实现。所设计的DDR SDRAM控制器芯片在PCB板级测试中达到预期设计要求。
基于CPLD与SDRAM的视频信号采集系统设计
浏览：66
设计研制了一种基于ARM7TDMI内核的...选用复杂可编程逻辑器件(CPLD)设计了一种通用的SDRAM控制器.使用状态机的设计思想,采用Verilog硬件描述语言设计了时序控制程序,得到的SDRAM读写信号仿真波形图时序合理、逻辑正确.
视频采集中DMA控制的流横式接口设计
浏览：65
该方案自定制了一个四口SDRAM控制器，并将其中的两口设计成符合流模式传输规范的接口，作为一个SoPC外设挂在AValon总线上，方便重复使用。另外，采用DMA控制以流传输模式进行数据搬运，不仅可解放CPU，而且速度快、...
基于FPGA的DDR控制器设计 (2011年)
浏览：41
在分析DDR SDRAM基本操作特性的基础上,根据DDR的时序要求,提出了一种基于VerilogHDL 语言的控制器实现方案,并且根据具体的应用环境给出了不同的读写方案,以提高时钟效率。控制器逻辑的RTL在FPGA板卡上实现,仿真在...
基于FPGA的实时视频信号处理平台的设计
浏览：83
提出一种基于FPGA的实时视频信号处理平台的设计方法，该系统接收低帧率数字YCbCr视频信号，对接收的视频信号进行格式和彩色空间转换、像素和，利用片外SDRAM存储器作为帧缓存且通过时序控制器进行帧率提高，最后通过...
python大作业 含爬虫、数据可视化、地图、报告、及源码（整和为一个文件）（2014-2020全国各地区原油加工量）.rar
浏览：104
5星 · 资源好评率100%
（含源码及报告）本程序分析了自2014年到2020年每年我国原油加工的产量，并且分析了2019年全国各地区原油加工量，含饼状图，柱状图，折线图，数据在地图上显示。运行本程序需要requests、bs4、csv、pandas、matplotlib、pyecharts库的支持，如果缺少某库请自行安装后再运行。文件含2个excel表，4个csv文件以及一个名字为render的html文件（需要用浏览器打
仿真电路以及操作方法
浏览：134
5星 · 资源好评率100%
用一片通用四运放芯片LM324组成电路，实现以下功能：用低频信号源产生ui1=0.1sin2πft（V），f=500Hz的正弦波信号，加至加法器的输入端，加法器的另输入端加入有自制振荡器产生的信号uo1。要求加法器的输出电压ui2=10 ui1+ uo1。ui2经选频滤波器滤除uo1频率分量，选出f信号为uo2，uo2为峰峰值等于9V的正弦信号。uo2信号经比较器后在1KΩ负载上得到峰峰值2V的输
【纯干货啊】华为IPD流程管理(完整版).pptx
浏览：161
4星 · 用户满意度95%
华为IPD产品研发流程完整版。非常的详细，很适合给新是的实习生做培训用！是我一直在用的流程管理，很适合学习与交流。
收起资源包目录
SDRAM控制器软核的verilog设计 .rar
（1个子文件）
一种SDRAM控制器软核的verilog设计.caj
54KB
共 1 条
1
评论
收藏
内容反馈
立即下载
资源评论
资源反馈
评论星级较低，若资源使用遇到问题可联系上传者，3个工作日内问题未解决可申请退款~
联系上传者
评论
youngsky2006
粉丝: 1
资源:
3
私信
上传资源 快速赚钱
我的内容管理
展开
我的资源
快来上传第一个资源
我的收益
登录查看自己的收益
我的积分
登录查看自己的积分
我的C币
登录后查看C币余额
我的收藏
我的下载
下载帮助
前往需求广场，查看用户热搜
最新资源
卓越导师双选系统 JAVA+Vue+SpringBoot+MySQL
三次模型二期的case
三次模型一期的case
新闻稿件管理系统 JAVA+Vue+SpringBoot+MySQL
大学城水电管理系统 JAVA+Vue+SpringBoot+MySQL
知行乐评-ver0.6
23数媒《计算机图形学》实验报告.doc
基于 C++实现的处理机的模拟调度（课程设计）
IMG_20240616_212031.jpg
保密信息学科平台 JAVA+Vue+SpringBoot+MySQL
资源上传下载、课程学习等过程中有任何疑问或建议，欢迎提出宝贵意见哦~我们会及时处理！
点击此处反馈
安全验证
文档复制为VIP权益，开通VIP直接复制
信息提交成功
