基于FPGA的SDRAM控制器设计方案 (2012年)

针对高速实时图像采集系统中数据量大需要缓存的问题，提出一种基于FPGA 的SDRAM 控制器设计方案。在分析SDRAM 基本操作原理的基础上，通过引入状态机和仲裁机制，利用Verilog 语言在QuartusII 的开发环境中进行设计输入与仿真验证，实现了高速数据的缓存和传输。详细介绍各模块的具体设计方法以及整体设计的实现过程。实验测试结果表明：该控制器设计灵活、工作稳定可靠，成本低廉，可作为IP 核应用于不同SOC 的高速缓存系统中。