没有合适的资源?快使用搜索试试~ 我知道了~
基于单片机的高速数据采集系统设计说明.doc
1.该资源内容由用户上传,如若侵权请联系客服进行举报
2.虚拟产品一经售出概不退款(资源遇到问题,请及时私信上传者)
2.虚拟产品一经售出概不退款(资源遇到问题,请及时私信上传者)
版权申诉
0 下载量 52 浏览量
2022-05-31
21:14:19
上传
评论
收藏 412KB DOC 举报
温馨提示
试读
28页
基于单片机的高速数据采集系统设计说明.doc
资源推荐
资源详情
资源评论
目 录
1.绪论..........................................................................................................................................................................1
1.1 课题研究的意义.......................................................................................................................................1
1.2 数据采集技术的发展历程和现状...........................................................................................................1
1.3 本文的研究容...........................................................................................................................................2
1.4 系统设计涉与的理论分析.......................................................................................................................2
2.系统设计.................................................................................................................................................................5
2.1 方案选择.......................................................................................................................................................5
2.2 系统框图.......................................................................................................................................................6
3.单元电路设计.........................................................................................................................................................6
3.1 信号调理电路..............................................................................................................................................6
3.2 高速A/D模块..........................................................................................................................................8
3.3 FPGA 模块设计...........................................................................................................................................8
3.4MCU 模块设计.............................................................................................................................................9
3.5 数据采集通道总体原理图..........................................................................................................................9
3.6 硬件电路总体设计....................................................................................................................................10
4.软件设计...............................................................................................................................................................10
4.1 信号采集与存储控制电路工作原理........................................................................................................10
4.2 信号采集与存储控制电路的 FPGA 实现................................................................................................11
4.3 原理图中的各底层模块采用 VHDL 语言编写.......................................................................................12
4.3.1 三态缓冲器模块 TS8......................................................................................................................12
4.3.2 分频器模块 fredivid........................................................................................................................13
4.3.3 地址锁存器模块 dlatch8.................................................................................................................14
4.3.4 地址计数器模块 addrcount............................................................................................................15
4.3.5 双口 RAM 模块 lpm_ram_dp.........................................................................................................16
4.4 数据显示模块设计....................................................................................................................................18
4.4.1 主程序.............................................................................................................................................18
4.4.2 INT0 中断服务程序........................................................................................................................19
4.4.3 INT1 中断服务程序........................................................................................................................19
4.5 软件仿真.....................................................................................................................................................20
4.5.1 三态缓冲器模块 TS8......................................................................................................................20
4.5.2 分频器模块 fredivid........................................................................................................................20
4.5.3 地址锁存器模块 dlatch8.................................................................................................................21
4.5.4 地址计数器模块 addrcount............................................................................................................21
5.系统调试...............................................................................................................................................................21
5.1 单片机子系统调试....................................................................................................................................22
5.2 FPGA 子系统调试.....................................................................................................................................22
5.3 高速 A/D 模块的调试................................................................................................................................22
6 总结........................................................................................................................................................................22
致...............................................................................................................................................................................22
参考文献..................................................................................................................................................................23
附录...........................................................................................................................................................................25
. . .
高速数据采集系统设计
摘要:随着数字技术的飞速发展,高速数据采集系统也迅速地得到了广泛的应用。在生产过程
中,应用这一系统可以对生产现场的工艺参数进行采集、监视和记录,为提高生产质量,降低成本
提供了信息和手段。在科学研究中,应用数据采集系统可以获取大量的动态数据,是研究瞬间物理
过程的有力工具,为科学活动提供了重要的手段。而当前我国对高速数据采集系统的研究开发都处
于起步阶段,因此,开发出高速数据采集系统就显得尤为重要了。本文针对高速数据采集系统中的
实时性、采集速率等问题提出了一种结合与单片机的低成本高速数据采集系统设计方案。该
系统以高速单片机和为核心,运用模块化设计方法,实现软
硬件设计,具有一定的实用价值。
关键词:;;数据采集;高速
绪论
课题研究的意义
随着信息技术的飞速发展,各种数据的实时采集和处理在现代工业控制中已成为必不
可少的。这就为我们的设计提出了两个方面的要求:一方面,要求接口简单灵活且有较高
的数据传输率;另一方面,由于数据量通常都较大,要求主机能够对实时数据做出快速响
应,并与时进行分析和处理。
与单片机相比,有着频率高,部延时小,部存储容量大等优点,比单片机更适
应与高速数据采集的场合。比如在某些高冲击、高振荡场合下,需要对冲击过程的加速度
数据进行回收,包括实时采集、存储以与事后回读分析。在这样的环境下,要求数据回收
系统具有采集的高速、实时性;存储的与时、正确性。(现场可编程逻辑门阵列)在
高速数据采集方面具有单片机和 所不具备的优点。 所要完成的功能完全由部可
编程硬件电路实现,具有并行执行、速度快、多功能、低功耗、可现场反复编程等特点。
使用 构成数据采集系统还可以减化外围控制电路,使系统更加简洁有效。
数据采集技术的发展历程和现状
在数字技术日新月异的今天,数据采集技术的重要性是十分显著的。它是数字世界和
外部物理世界连接的桥梁。而随着现代工业和科学技术的发展,对数据采集技术的要求日
益提高,在雷达、声纳、图像处理、语音识别、通信、信号测试等科研实践领域中,都需
要高精度,高数据率的数据采集系统。它的关键技术为高速高精度的技术,高数据率
的存储和缓存技术以与系统高可靠性保证等。
通过数据采集技术,科研人员在实验现场可以根据需要实时记录原始数据,用于实验
室后期的分析和处理,对工程实践和理论分析探索具有重大意义。正是由于目前数据采集
技术广泛应用在科研实践和工业生产中的各个领域,当前国外对采集技术的研究和发展比
1 / 28
. . .
较成熟。按通道数分有单通道的、双通道的、多通道的多达上百通道;按采样率分可从
几到高达几个;按分辨率分有位、位、位、位还有位。在一些高端的
示波器,频谱仪等测试仪器中,其采样率可达几个,甚至几十个。而国由于发展
时间短,芯片技术等一些方面的限制,目前没有高水平的采集器出现。现在从高校到研究
所到公司对采集器的需求越来越多,性能要求也越来越高。这种情况给我们研发和设计高
速数据采集系统提供了很多机遇。
本文的研究容
设计一个高速数据采集系统,输入模拟信号为正弦信号,频率为 , 小于
等于 。每次数据采集以 的固定采样频率连续采集 点数据,采集完毕以后,
用 模块回放显示采集信号波形。该系统具有实时采集、存储以与传输功能。
()硬件设计:硬件部分包括 最小系统电路、数据的实时采集电路、数据缓存
部分以与与单片机通信接口部分电路等。
()软件设计:通过编写程序,主要实现实时采集( 采样)功能、数据缓存、与
单片机进行通信等功能。
()仿真结果与分析:主要是针对实时采集部分、数据缓存部分、与 机通信部分
进行时序仿真和功能仿真,根据仿真结果对设计进行分析。
系统设计涉与的理论分析
采样理论
根据奈奎斯特定理,在进行模拟/数字信号的转换过程中,只有采样频率!"大于被采
样信号中最高频率!#$%的倍时,才能保证数字信号完整地保留了原始信号中的信息,实
际应用中必须保证采样频率为信号最高频率的~倍。对于高频信号!&,则必须
达到以上的采样速率。
模数转换基本原理与常用 / 转换技术
模数转换器用来把连续变化的模拟信号转换为一定格式的数字量。转换器实
际上就是一个编码器,输入的模拟量经过信号调理电路,抗混滤波电路进入/转换电路,
/转换电路将模拟信号转换为数字信号送入数据处理系统。/转换部分通常包括采
样和保持,量化和编码两个部分组成。
采样和保持:由于被转换的电压是一个随时间不断地变换的模拟量,也就是,在各
个不同的瞬间它的大小是不同的。同时,要把一定幅度的电压转换为数字量都需要一定的
时间。通常以一定的时间间隔周期地“读取”输入信号的大小,并转换为与其大小对应的数字
量。这个过程被称为采样。采样定理告诉我们,一个频谱有限的模拟信号,其采样频率必
须至少大于等于模拟信号最高有效频率分量的两倍,防止出现频谱的失真。由于采样脉冲
的宽度往往都是很小的,而实现转换是需要时间的,为使后续电路能很好的对这个采样结
果进行处理,通常要把采样值保存下来,直到下一次采样再更新,这个过程为保持。
2 / 28
. . .
量化和编码:通过采样保持电路,输入信号虽然已经不是一个平滑的连续变化的电
压,但它还是一个在某个区间围任意取值的模拟量。因此,用数字量来表示模拟量时就需
要一个类似与四舍五入的过程,即量化。显然此过程,量化前后的值是不相等的,这个差
值为量化误差。而且量化的等级越细,量化误差越小。量化后的信号,虽然是一个离散量,
但是为了使数字系统可以对其进行传输和处理,还必须用若干位二进制代码来表示量化结
果,这个过程就是编码。
转换器的主要技术指标如下:
分辩率'(")*+,-).指数字量变化一个最小量时模拟信号的变化量,定义为满刻度
与.的平方的比值。分辩率又称精度,通常以数字信号的位数来表示。
转换速率)./(0"-).'$,(是指完成一次从模拟转换到数字的转换所需的时
间的倒数。积分型的转换时间是毫秒级属低速,逐次比较型是微秒级属中速
,全并行/串并行型可达到纳秒级。采样时间则是另外一个概念,是指两次转换的
间隔。为了保证转换的正确完成,采样速率$#*('$,(必须小于或等于转换速率。因
此有人习惯上将转换速率在数值上等同于采样速率也是可以接受的。常用单位是 ""和
"",表示每秒采样千/百万次。
量化误差1+$.,--.200)0由于的有限分辩率而引起的误差,即有限分辩率
的阶梯状转移特性曲线与无限分辩率理想的转移特性曲线直线之间的最大偏
差。通常是个或半个最小数字量的模拟变化量,表示为3、/3。
偏移误差4"(,00)0输入信号为零时输出信号不为零的值,可外接电位器调至
最小。
满刻度误差+**5$*(00)0满度输出时对应的输入信号与理想输入信号值之差。
线性度-.($0-,6实际转换器的转移函数与理想直线的最大偏移,不包括以上三种
误差。
现场可编程门阵列基础知识
现场可编程门阵列-*(70)20$##$8*($,(00$6,简称,是在的基
础上发展起来的高性能可编程器件。其集成度很高,密度从数万门系统到数千万门系统不
等,可以完成与其复杂的时序和组合逻辑电路功能,适用于高速,高密度的高端数字逻辑
设计领域。
产品一般分为两种类型,一类是基于乘积项0)7+5,.(0#技术,用电可擦除
可编程只读存储器'或闪存*$"9制造,多用于门一下的小规模设计。另
一类基于查找表)).:,$8*(技术,用静态存取存储器'工艺制造,密度高,
触发器多,多用于门以上的大规模设计。采用'工艺制造的,掉电后数
据会消失,因此,调试期间可以用下载电缆配置器件,调试完成后,需要将数据固化
到一个专用的'中,上电后,由这片配置'先对加载数据,十几个毫
秒后,就可正常工作。
3 / 28
. . .
的基本组成部分有可编程输入输出单元,基本可编程逻辑单元,嵌入式',
丰富的布线资源,底层嵌入功能单元,嵌专用硬核等。
可编程输入/输出单元
输入输出单元;.+,/+,+,简称<单元,它们是芯片与外界电路的接口部分,完
成不同的电气特性下对输入/输出信号的驱动和匹配需求。为了使有更灵活的应用,
目前大多数的;/单元被设计为可编程模式,即通过软件的灵活配置,可以适配不
同的电气标准与<物理特性;可以调整匹配阻抗特性,上下拉电阻;可以调整输出驱动电
流的大小等。
基本可编程逻辑单元
基本可编程逻辑单元是可编程逻辑的主体,可以根据设计灵活的改变其部连接和配置,
完成不同的逻辑功能。一般是基于'工艺的,其基本可编程逻辑单元几乎都是由
查找表:,)):,$8*(和寄存器'(2-",(0组成的。查找表一般完成纯组合逻辑功
能。组合逻辑的输入作为地址线连接到查找表,查找表中已经事先写入了所有可能的逻辑
结果,通过地址查找到相应的逻辑。寄存器用于完成同步时序逻辑设计。
嵌入式'
目前大多数部都嵌了块'3*)5'。部嵌入可编程'模块,大大
的扩展了的应用围和使用灵活性。部的'可以灵活配置为单端口',双端
口',;等常用存储结构。通过对'赋予初值,还可以实现'的功能。
丰富的布线资源
布线资源连通部所有单元,连线的长度和工艺决定着信号在连线上的驱动能力和
传输速度。部有着非常丰富的布线资源,这些布线资源根据工艺,长度,宽度和分布
位置的不同而被划分为不同的等级。有一些是全局性的布线资源,用于完成器件部的全局
时钟和全局复位/置位的布线;一些叫做长线资源,用作完成器件3$.分区间的一些高
速信号和一些第二全局时钟信号的布线;还有一些叫做短线资源,用以完成基本逻辑单元
之间的逻辑互联和布线等。在实现过程中,设计者一般不用直接选择布线资源,而是由布
局布线器自动根据输入的逻辑网表的拓扑结构和约束条件选择可用的布线资源连通所用的
底层单元模块,所以往往容易比忽略。其实布线资源的优化与使用和设计的实现结果有直
接关系。
底层嵌入功能单元
随着的发展,,,,:等模块越来越多的被嵌入到的部,
以满足不同场合的需要。
嵌专用硬核
这里的嵌专用硬核与前面的“底层嵌入单元”是有区别的,这里讲的嵌专用硬核主要是指
那些通用性相对较弱,不是所有器件都包含硬核。
的主要器件供应商有=-*-.%,*,(0$,$,,-5,5,(*和,#(*等。
4 / 28
剩余27页未读,继续阅读
资源评论
智慧安全方案
- 粉丝: 3697
- 资源: 59万+
上传资源 快速赚钱
- 我的内容管理 展开
- 我的资源 快来上传第一个资源
- 我的收益 登录查看自己的收益
- 我的积分 登录查看自己的积分
- 我的C币 登录后查看C币余额
- 我的收藏
- 我的下载
- 下载帮助
安全验证
文档复制为VIP权益,开通VIP直接复制
信息提交成功