没有合适的资源?快使用搜索试试~
我知道了~
文库首页
开发技术
硬件开发
基于FPGA数字乘法器的设计
基于FPGA数字乘法器的设计
模型机,微指令,FPDA,流程图
需积分: 9
27 下载量
122 浏览量
2009-07-21
13:13:09
上传
评论
收藏
147KB
PDF
举报
温馨提示
立即下载
基于FPGA数字乘法器的设计.基于FPGA数字乘法器的设计
资源推荐
资源评论
FPGA乘法器的设计
浏览:65
基于FPGA一个乘法器的设计,初学者可以看看
FPGA乘法器设计
浏览:29
基于FPGA的移位乘法器设计,包含可实现的代码及文档,可用Quartus进行仿真实验
基于FPGA的乘法器设计和实现.pdf
浏览:158
基于FPGA的乘法器设计和实现.pdf
基于FPGA的乘法器设计与实现.pdf
浏览:109
基于FPGA的乘法器设计与实现.pdf
大整数乘法器的FPGA设计与实现
浏览:120
大整数乘法是公钥加密中最为核心的计算环节,实现运算快速的大数乘法单元是RSA, ElGamal,全同态等密码体制中急需解决的问题之一。针对全同态加密(FHE)应用需求,该文提出一种基于Schönhage-Strassen算法(SSA)的768 kbit大整数乘法器硬件架构。采用并行架构实现了其关键模块64K点有限域快速数论变换(NTT)的运算,并主要采用加法和移位操作以保证并行处理的最大化,有效提
基于FPGA的数字乘法器性能比较.pdf
浏览:174
基于FPGA的数字乘法器性能比较.pdf
三种高速乘法器的FPGA实现及性能比较
浏览:51
4星 · 用户满意度95%
乘法是数字信号处理中重要的基本运算,在很大程度上影响着系统的性能。本文将介绍三种高速乘法器实现原理:阵列乘法器、...而且通过FPGA技术实现了这三种乘法器,并对基于以上三种架构的乘法器性能进行了分析比较。
基于FPGA的宽带数字信道化接收机的设计
浏览:10
现代电磁信号环境越来越复杂密集,要求电子战接收机必须具有...现场可编程门阵列(FPGA)中丰富的乘法器、锁存器及数字信号处理算法IP核等资源,可以非常灵活地实现宽带数字信道化接收处理算法。本文采用基于多相滤波器
基于FPGA的FIR数字滤波器+matlab代码,verilog代码,word论文,基于quartusii平台开发。
浏览:23
5星 · 资源好评率100%
基于FPGA的FIR数字滤波器+matlab代码,verilog代码,word论文,基于quartusii平台开发。 第一章 数字滤波器原理及选择 2 1.1 数字滤波器简介 2 1.2 FIR与IIR数字滤波器 ...4.2乘法器设计 17 4.3 FIR滤波器设计 18
FPGA实现双乘法器设计论文
浏览:161
双乘法器设计论文,用于加速FPGA卷积运算,卷积神经网络的加速运算,节省DSP资源
基于FPGA的24×24位低功耗乘法器的设计
浏览:161
通过对现有编码算法的改进,提出一种新的编码算法,它降低功耗的方法是通过减少部分积的数量来实现的。因为乘法器的运算主要是部分积的相加,因此,减少部分积的数量可以降低乘法器中加法器的数量,从而实现功耗的减低。在部分积的累加过程中.又对用到的传统全加器和半加器进行了必要的改进,避免了CMOS输入信号不必要的翻转,从而降低了乘法器的动态功耗。通过在Altera公司的FPGA芯片EP2CTOF896C中进行
简单乘法器和除法器的FPGA设计
浏览:138
乘法器的设计思想,其实就是把乘法还原成加法来实现。注意一点,就是进入乘法器的数据和结果数据,要在正确的时间提取。乘法不能过快,要慢于计算周期。简单除法的思想,就是将除法,还原为减法的过程。
基于FPGA的串行乘法器
浏览:51
一种基于FPGA的串行乘法器的设计,他比并行乘法器运算速度慢,但是占用的资源少得多。
基于FPGA的8位硬件乘法器设计.doc
浏览:146
基于FPGA的8位硬件乘法器设计.doc
基于FPGA的数字乘法器性能比较* (2011年)
浏览:84
详细描述了四种基本的FPGA数字乘法器设计方法即阵列法、查找表法、移位相加法、Booth法的原理和实现过程。以4×4和16×16数字乘法器的设计为例,通过在AlteraFPGA芯片上的仿真与综合,给出了这四种数字乘法器的运算...
基于FPGA的全流水双精度浮点矩阵乘法器设计 (2012年)
浏览:21
设计了一个全流水结构的并行双精度浮点矩阵乘法器以提高计算性能,并在Xilinx Virtex-5 LX155现场可编程门阵列(FPGA)上完成了方案的实现.乘法器中处理单元(PE)按阵列形式排列,在一个FPGA芯片上可集成10 个PE单元实现...
基于FPGA的高速流水线浮点乘法器设计
浏览:130
摘要:设计了一种支持IEEE754浮点标准的32位高速流水线结构浮点乘法器。该乘法器采用新型的基4布思算法,改进的4:2压缩结构和部分积求和电路,完成Carry Save形式的部分积压缩,再由Carry Look-ahead加法器求得乘积。...
基于fpga的数字滤波器的研究
浏览:56
介绍了基于fpga的数字滤波器设计方法,并对乘法器进行了优化,利用加法树,减少了硬件开销。
基于FPGA分布式算法的滤波器设计
浏览:146
分布式算法是一种适合FPGA设计的乘加运算,由于FPGA中硬件乘法器资源有限,直接应运乘法会消耗大量的资源。本文利用了丰富的存储器资源进行查找表运算,设计了一种基于分布式算法低通FIR滤波器;利用线性相位FIR...
基于FPGA Verilog的并行乘法器设计
浏览:123
Verilog 串行流水线式DSP乘法器设计,代码通过仿真以及下板调试,从输入到输出只用了三个时钟周期
基于FPGA的矩阵乘法器
浏览:190
4星 · 用户满意度95%
该代码是基于FPGA的矩阵乘法器的代码,可以实现32x32大小有符号矩阵相乘,开发环境是ISE,用modelsim进行仿真
EDA/PLD中的基于FPGA的高速流水线浮点乘法器设计
浏览:107
摘要:设计了一种支持IEEE754浮点标准的32位高速流水线结构浮点乘法器。该乘法器采用新型的基4布思算法,改进的4:2压缩结构和部分积求和电路,完成Carry Save形式的部分积压缩,再由Carry Look-ahead加法器求得乘积。...
我的论文:基于FPGA 的数字滤波器的设计与实现
浏览:81
提出了一种基于FPGA 的FIR 线性相位滤波器设计方案, 充分利用FPGA 四输入查找表LUT 结构构成 向量乘法器, 给出了对应的VHDL 源程序及仿真结果, 并讨论了设计误差原因及改进措施。与普通滤波器相比, 基 于查找表的FIR...
基于FPGA的FIR抽取滤波器设计
浏览:159
用FPGA实现抽取滤波器比较复杂,主要是因为在FPGA中缺乏实现乘法运算的有效结构,现在,FPGA中集成了硬件乘法器,使FPGA在数字信号处理方面有了长足的进步。本文介绍了一种采用Xilinx公司的XC2V1000实现FIR抽取...
二阶数字锁相环的FPGA实现,基于Vivado2018平台
浏览:58
各模块:数字鉴相器(乘法器+低通滤波器),环路滤波器,压控振荡器 主要使用IP核:Multiplier,FIR Compiler,dds_compiler 注:仿真时,testbench文件中,输入数据文件目录:$readmemb("D:/FPGA_Project/04_FSK_...
DDC_FPGA.rar_DDC——FPGA_FPGA ddc_FPGA 基带信号_mixer vhdl_基于FPGA的混频
浏览:75
5星 · 资源好评率100%
基于FPGA的数字下变频器(DDC)的设计,将采样得到的高速率信号变成低速率基带信号,以便进行下一步的信号处理。由NCO、数字混频器、低通滤波器和抽取滤波器四个模块组成。采用自编的加法树乘法器,提高乘法运算效率...
评论
收藏
内容反馈
立即下载
资源评论
资源反馈
评论星级较低,若资源使用遇到问题可联系上传者,3个工作日内问题未解决可申请退款~
联系上传者
评论
YeBinYe
粉丝: 207
资源:
265
私信
上传资源 快速赚钱
我的内容管理
展开
我的资源
快来上传第一个资源
我的收益
登录查看自己的收益
我的积分
登录查看自己的积分
我的C币
登录后查看C币余额
我的收藏
我的下载
下载帮助
前往需求广场,查看用户热搜
最新资源
yolo开发 YOLO confsave(YOLO保存)
生成常见模拟调制和数字调制的时域波形图
一键添加【桌面右键∕关机∕锁屏∕重启】功能
基于bp神经网络的调制信号识别技术研究算法
卡尔曼滤波器的MPC汽车控制器(python)智能汽车
diffusion-master.zip
堆排序pata.pdf
一键开启小键盘的NumLock数字键
SAP的标准表,表索引,表说明
wild life animals
资源上传下载、课程学习等过程中有任何疑问或建议,欢迎提出宝贵意见哦~我们会及时处理!
点击此处反馈
安全验证
文档复制为VIP权益,开通VIP直接复制
信息提交成功