EDA技术实用教程课后习题答案(20210110132612).pdf
版权申诉
77 浏览量
2023-02-27
20:45:00
上传
评论
收藏 155KB PDF 举报
第一章
1- 1 EDA 技术与 ASIC 设计与 FPGA 开发有什么关系
？
答:利用 EDA 技术进行电子系统设计得最后目标就是完成专用集成
电路 ASIC 得设计与实现
；
FPGA 与 CPLD 就是实现
这一途径得主流器件。FPGA 与 CPLD 通常也被称为可编程专用
或可编程 ASIC
o
FPGA 与 CPLD 得应用就是 EDA 技术
有机融合软硬件电子设计技术、 SoC（片上系统）与 ASIC 设计
，
以及对自
动设计与自动实现最典型得诠释。
1- 2 与软件描述语言相比,VHDL 有什么特点
？
P6
答:编译器将软件程序翻译成基于某种特定
代码仅限于这种 CPU 而不能移植
，
并且机器
代码不代表硬件结构
，
更不能改变 CPU 得硬件结构
，
只能被动地为其特 定得
硬件电路结构所利用。 综合器将 VHDL
CPU 得机器代码
，
这种
IC,
答:1、设计输入
（
原理图/HDL 文本编辑）;2、综合
；
3、适 配
；
4、时序仿真
与功能仿真
；
5、编程下载
；
6、硬件测试。
2- 2 IP 就是什么
？
IP 与 EDA 技术得关系就是什么
？
IP 就是什么
？
答:IP 就是知识产权核或知识产权模块
或 FPGA/CPLD 中得预先设计好得电路功能模块。
IP 与 EDA 技术得关系就是什么
？
答:IP 在 EDA 技术开发中具 有十分重
要得地位
；
与 EDA 技术得关系分有软 IP、
固 IP、硬 IP:软 IP 就是用 VHDL 等硬件描述语言描述得功能块
不
涉及用什么具体电路元件实现这些功能
；
软 IP
通常就是以硬件描述语言 HDL 源文件得形式出现。固 IP 就是完成了
P24~26
，
用于 ASIC
，
并
综合得功能块
，
具有较大得设计深度
，
以网表文件
得形式提交客户使用。硬 IP 提供设计得最终阶段产品
：
掩模。
程序转化得目标就是底层得电路结构网表文件
，
这种满足 VHDL 设计
程序功能描述得电路结构
，
不依赖于任何特定硬
件环境
；
具有相对独立性。综合器在将 VHDL（硬件描述语言
）
表达得电路
功能转化成具体得电路结构网表过程中
，
具
有明显得能动性与创造性
，
它不就是机械得一一对应式得“翻译”
，
而
就
是根据设计库、工艺库以及预先设置得各类约 束条件
，
选择最优得方式完成电
路结构得设计。
1- 3 什么就是综合
？
有哪些类型
？
综合在电子设计自动化中得地位就是什
么
？
什么就是综合
？
答:在电子设计领域中综合得概念可以表示为
：
将用行为
与功能层次表达得电子系统转换为低层 次得便于具体实现得模块组合装配得过
程。
有哪些类型
？
答:（1）从自然语言转换到 VHDL 语言算法表示
，
即自 然
语言综合。
（
2）从算法表示转换到寄存器
传输级
（
RegisterTransport Level,RTL）,即从行为域到结构域得综合
，
即
行
为综合。
（
3）从 RTL 级表示转换到逻
辑门（包括触发器
）
得表示
，
即逻辑综合。
（
4）从逻辑门表示转换到版图表
示
（ASIC 设计
），
或转换到 FPGA 得配置网表
文件
，
可称为版图综合或结构综合。
综合在电子设计自动化中得地位就是什么
？
答:就是核心地位
（
见图
1- 3）。综合器具有更复杂得工作环境
，
综合器
在接受 VHDL 程序并准备对其综合前
，
必须获得与最终实现设计电路
硬件特征相关得工艺库信息
，
以及获得优化综
合得诸多约束条件信息
；
根据工艺库与约束条件信息
，
将 VHDL 程序转 化成
电路实现得相关信息。
1- 4 在 EDA 技术中
，
自顶向下得设计方法得重要意义就是什么
？
P7
〜
10
答:在 EDA 技术应用中
，
自顶向下得设计方法
，
就就是在整个设计 流程
中各设计环节逐步求精得过程。
1-5 IP 在 EDA 技术得应用与发展中得意义就是什么
？
P11
〜
12
答:IP 核具有规范得接口协议
，
良好得可移植与可测试性
，
为
系统开发提供了可靠得保证。
第二章
2- 1 叙述 EDA 得
FPGA/CPLD 设计流程。 P13
〜
16
2- 3 叙述 ASIC 得设计方法。P18
〜
19
答:ASIC 设计方法,按版图结构及制造方法分有半定制 （Semi-custom）与
全定制
（
Full-custom）两种实现方法。
全定制方法就是一种基于晶体管级得
，
手工设计版图得制造方法。
半定制法就是一种约束性设计方式
，
约束得目得就是简化设计
，
缩短
设计周期
，
降低设计成本
，
提高设计正确率。
半定制法按逻辑实现得方式不同
，
可再分为门阵列法、标准单元法与可编 程逻
辑器件法。
2- 4 FPGA/CPLD 在
ASIC 设计中有什么用途
？
P16,18
答:FPGA/CPLD 在 ASIC 设计中
，
属于可编程 ASIC
得逻辑器件
；
使设计效率大为提高
，
上市得时间大为缩短。
2- 5 简 述 在
基于 FPGA/CPLD 得 EDA 设计流程中所涉及得 EDA 工
具,及其在整个流程中得作用。 P19~23
答:基于 FPGA/CPLD 得 EDA 设计流程中所涉及得 EDA 工具 有:设计输
入编辑器
（
作用:接受不同得设计输
入表达方式
，
如原理图输入方式、状态图输入方式、波形输入方式以及
HDL 得文本输入方式。
）
;HDL 综合器
（
作用
：
HDL 综合器根据工艺库与约束条件信息
，
将设计输入编辑器提供得信息 转化
为目标器件硬件结构细节得信息
，
并在
数字电路设计技术、化简优化算法以及计算机软件等复杂结体进行优化
处理）
；
仿真器
（
作用
：
行为模型得表达、
电子系统得建模、逻辑电路得验证及门级系统得测试 ）
；
适配器
（
作用
：
完成
目标系统在器件上得布局与布线
）；
下
载器（作用:把设计结果信息下载到对应得实际器件
，
实现硬件设计
）
。
第三章
3- 1 OLMC（输出逻辑宏单元
）
有何功能
？
说明 GAL 就是怎样实现
可编程组合电路与时序电路得。 P34~36
OLMC 有何功能
？
答:OLMC 单元设有多种组态
，
可配 置成
专用组合输岀、专用输入、组合输岀双向口、寄存器 输出、寄存器输出双向口
等。
说明 GAL 就是怎样实现可编程组合电路与时序电路
得
？
答:GAL（通用阵列逻辑器件
）
就是通过对其中得 OLMC
（输岀逻辑宏单元
）
得编程与三种模式配置
（
寄存器模式、复合模式、简单
模式）,实现组合电路与时序电路设计
得。
资源评论
xxpr_ybgg
- 粉丝: 6507
- 资源: 3万+
最新资源
- 基于python开发使用深度学习去预测股票后续的价格+源码+文档（毕业设计&课程设计&项目开发）
- flowable-designer-5.22.0.zip
- threadmanager.cpp
- 腾讯云小程序 - 一站式开发与部署平台
- 基于JSP＋Java＋Servlet采用MVC模式开发的购物网站+源码（毕业设计&课程设计&项目开发）
- fastgestures安装包，模拟mac的触控板收拾，两指代表右击， 三指拖拽
- 基于组态王的升降式横移立体车库控制系统+源码（毕业设计&课程设计&项目开发）
- 基于python+Django和协同过滤算法的电影推荐系统+源码（毕业设计&课程设计&项目开发）
- 环境配置 vscode+jupyter
- 项目全部代码，还包含使用到的图片
资源上传下载、课程学习等过程中有任何疑问或建议，欢迎提出宝贵意见哦~我们会及时处理！
点击此处反馈
