下载 >  行业 >  教育 > EDA技术与verilog 王金明 徐

EDA技术与verilog 王金明 徐 评分:

eda技术verilog : 主要讲解verilog vhdl 语言的语法,的结构。可以用于开发相应的硬件结构,这是课间件。
2018-04-10 上传大小:17.9MB
分享
收藏 举报
EDA课后题及答案

老师给总结的 vhdl课程的 重点课后题及答案 我认为资源很好 对于考试帮助很大

立即下载
EDA技术与Verilog设计期末考试要点总结

eda重点要点基础都在这里啦,希望能对大家有所帮助!

立即下载
数字系统设计与verilog HDL 王金明

《数字系统设计与verilog HDL》 王金明的经典教材,学FPGA verilog必备

立即下载
数字系统设计与VERILOG HDL(第5版) ,2014.07 ,王金明编著 ,P400

数字系统设计与VERILOG HDL(第5版) ,2014.07 ,王金明编著 ,P400

立即下载
数字系统设计与Verilog HDL(第4版)[王金明]

数字系统设计 Verilog HDL 第4版 王金明

立即下载
数字系统设计课后习题答案

数字系统设计课后习题答案 李晶皎 清华大学出版社

立即下载
金明:《Verilog HDL 程序设计教程

王金明:《Verilog HDL 程序设计教程>> 王金明:《Verilog HDL 程序设计教程>> 王金明:《Verilog HDL 程序设计教程>> 王金明:《Verilog HDL 程序设计教程>>

立即下载
八路竞赛抢答器-----电子技术基础课程设计

1、基本要求 (1)设计一个八组参赛数字竞赛抢答器,每组一个抢答按钮。 (2)抢答器有第一抢答信号鉴别和锁存功能,主持人按钮将系统复位并发出抢答指令:第一组指示灯亮,并能用组别显示电路显示组别,同时扬声器发出滴、嘟双音音响2-3ms,此时电路有自锁功能,使别的抢答开关不起作用。 (3)设置显示计时电路,开始预制100分,抢答后由主持人记分,答对一次加10分,错减10分。 (4)设置犯规电路,对抢答组别鸣喇叭示警,并显示犯规组别。 2、发挥部分 在完成基本要求任务的基础上,增加如下功能: (1)显示抢答组别; (2)语音提示各种状态如抢答犯规、回答正确等; (3)回答问题的时间可以预置,超过规定

立即下载
金明:《Verilog HDL 程序设计教程》

王金明编写的《Verilog HDL 程序设计教程》 PDF版本的 非常清晰

立即下载
《Verilog HDL程序设计教程》王金明

《Verilog HDL程序设计教程》王金明 编著,完整版pdf, 本书对Verilog HDL程序设计作了系统全面的介绍,以可综合的设计为重点,同时对仿真和模拟也作了深入的阐述。 本书以Verilog-1995标准为基础,全面介绍了Verilog HDL的词法、语法、语句,可综合程序的编写,仿真程序的编写,一般数字逻辑的实现,复杂逻辑和算法的实现等,讨论了设计中的方法与技巧,并以大量经过验证的设计实例为依据,深入浅出地阐述了Verilog程序开发所涉及的各个方面。

立即下载
金明:《Verilog HDL程序设计教程》及相关源码

王金明:《Verilog HDL程序设计教程》及相关源码.rar Verilog HDL程序设计教程.pdf examples.pdf

立即下载
金明:《Verilog HDL 程序设计教程》程序

王金明:《Verilog HDL 程序设计教程》程序 王金明:《Verilog HDL 程序设计教程》程序 王金明:《Verilog HDL 程序设计教程》程序

立即下载
基于FPGA的全数字锁相环【VerilogHDL】

曾在网上搜过,只有两个版本,都不能用,于是就自己弄了一个 本人水平有限,有不对之处希望指正 foreveronly@vip.qq.com欢迎交流 仿真通过10K~100K方波,理论上应该更宽,但本人只用到这么宽,就只实验了这几个点。 相差恒定90度【输出超前】 仿真时钟100M,硬件不够自行倍频

立即下载
数字系统设计与Verilog HDL 王金明.pdf

系统阐述数字系统开发的相关知识,主要内容包括EDA技术、FPGA/CPLD器件、Verilog硬件描述语言等。全书以QuartusⅡ、SynplifyPro软件为平台,以Verilog—1995和Verilog—2001语言标准为依据,以可综合的设计为重点,通过大量经过验证的数字设计实例,系统阐述数字系统设计的方法与技术,由浅入深地介绍Verilog工程开发的知识与技能

立即下载
verilog编程实例

王金明:《Verilog HDL 程序设计教程》

立即下载
金明《Verilog HDL程序设计教程》代码

王金明《Verilog HDL程序设计教程》代码

立即下载
金明:《Verilog HDL 程序设计教程》及配套源码.part3

王金明:《Verilog HDL 程序设计教程》及配套源码.part3

立即下载
金明:《Verilog HDL 程序设计教程》及配套源码.part1

王金明:《Verilog HDL 程序设计教程》及配套源码.part1

立即下载
source_王金明Verilog程序设计教程

王金明Verilog程序设计教程书本附带的源程序。

立即下载
金明Verilog HDL及例题源代码

王金明Verilog HDL及例题源代码!高清无码!

立即下载

热点文章

img

spring mvc+mybatis+mysql+maven+bootstrap 整合实现增删查改简单实例.zip

资源所需积分/C币 当前拥有积分 当前拥有C币
5 0 0
点击完成任务获取下载码
输入下载码
为了良好体验,不建议使用迅雷下载
img

EDA技术与verilog 王金明 徐

会员到期时间: 剩余下载个数: 剩余C币: 剩余积分:0
为了良好体验,不建议使用迅雷下载
VIP下载
您今日下载次数已达上限(为了良好下载体验及使用,每位用户24小时之内最多可下载20个资源)

积分不足!

资源所需积分/C币 当前拥有积分
您可以选择
开通VIP
4000万
程序员的必选
600万
绿色安全资源
现在开通
立省522元
或者
购买C币兑换积分 C币抽奖
img

资源所需积分/C币 当前拥有积分 当前拥有C币
5 4 45
为了良好体验,不建议使用迅雷下载
确认下载
img

资源所需积分/C币 当前拥有积分 当前拥有C币
1 0 0
为了良好体验,不建议使用迅雷下载
VIP和C币套餐优惠
img

资源所需积分/C币 当前拥有积分 当前拥有C币
5 4 45
您的积分不足,将扣除 10 C币
为了良好体验,不建议使用迅雷下载
确认下载
下载
您还未下载过该资源
无法举报自己的资源

兑换成功

你当前的下载分为234开始下载资源
你还不是VIP会员
开通VIP会员权限,免积分下载
立即开通

你下载资源过于频繁,请输入验证码

您因违反CSDN下载频道规则而被锁定帐户,如有疑问,请联络:webmaster@csdn.net!

举报

  • 举报人:
  • 被举报人:
  • *类型:
    • *投诉人姓名:
    • *投诉人联系方式:
    • *版权证明:
  • *详细原因: