利用EDA技术实现系统级芯片的可测试性设计档.pdf
版权申诉
184 浏览量
2022-06-21
03:38:33
上传
评论
收藏 441KB PDF 举报
利用 EDA技术实现系统级芯片的可测试性设计
上网时间：2006-01-08
牛风举 著
高度复杂的 SoC 设计正面临着高可靠性、高质量、低成本以及更短的产品上市周期等日益严峻的挑战。可
测性设计通过提高电路的可测试性，从而保证芯片的高质量生产和制造。借助于 EDA 技术，可以实现可测
试性设计的自动化，提高电路开发工作效率，并获得高质量的测试向量，从而提高测试质量、低测试成本。
半导体工艺的进步以摩尔定率的速度推动着集
成电路产业的发展。随着芯片的工艺尺寸越来
越细，集成度越来越高，半导体工艺加工中可
能引入越来越多的各种失效。传统的利用功能
仿真向量进行生产制造芯片的后期测试，虽然
有的工程师认为由于充分测试过电路的功能，
所以功能测试向量应该可以满足市场对产品质量的需求，然而实际上功能测试向量还很不完备，亚微米、
深亚微米制造工艺条件下，功能测试向量所能达到的测试覆盖率只有 50％到 60％左右，测试的质量得不
到充分保证；另外功能测试向量的产生和运行都十分昂贵；与此同时功能测试向量还不便于失效器件的故
障诊断。
可测试性设计的内容与 EDA技术
半导体工艺中可能引入各种失效，材料的缺陷以及工艺偏差都可能导致芯片中电路连接的短路、断路以及
器件结间穿通等问题。而这样的物理失效必然导致电路功能或者性能方面的故障，对这些电学故障进行逻
辑行为抽象就称为故障模型。例如，最常用的一种类型的电学故障可以抽象为单元中的信号状态被锁定在
逻辑“0”或者逻辑“1”上(SA0 或者 SA1)，这种类型物理失效的抽象模式被称为“Stuck-at”的故障模型；对于
深亚微米制造工艺的芯片，其高性能的测试中还必须结合多种实速(at-speed)故障模型，包括跃迁故障模型、
路径延时故障模型和 IDDQ 故障模型等。
Stuck-at 故障模型示例如图 1 所示，其测试向量及测试结果的判断如该真值表所示。通常情况下，多数工
艺失效问题都可以通过利用 stuck-at 故障模型测试到。
跃迁故障模型包括慢上升(Slow-to-Rise)和慢下降(Slow-to-Fall)两种类型。我们以慢上升故障模型为例来说
明跃迁故障模型的测试。如图 2 所示，观测窗口是电路正常工作所允许的最大跃迁延迟时间，测试时如果
评论0
最新资源