基于FPGA的数字下变频设计
需积分: 47 129 浏览量
2012-02-19
19:57:08
上传
评论 4
收藏 3.62MB PDF 举报
基于 FPGA 的宽带数字接收机变带宽数字下变频器设计
作者：王晓
导师：夏威 韩春林
（电子科技大学电子工程学院，成都，611731）
摘要：数字下变频器（Digital Down-Converter，DDC）是宽带数字接收机的重
要组成部分，本文基于 FPGA 芯片 Stratix II EP2S60F672C4 设计了一个适用于宽
带数字接收机的带宽可变的数字下变频器（VB-DDC）。 该 VB-DDC 结合了传统
数字下变频结构与多相滤波结构的优点，实现了对输入中频信号的高效高速处
理，同时可以在较大范围内对信号处理带宽进行灵活配置。硬件调试结果验证了
本设计的有效性。
关键词：带宽可变；DDC；多相滤波；FPGA
An FPGA Implementation of Variable-Bandwidth Digital
Down-Converter in Wideband Digital Receiver
Author: WANG Xiao
Tutor: XIA Wei, HAN Chunlin
(School of Electronic Engineering, University of Electronic Science and Technology of China , Chengdu , 611731)
Abstract: Digital Down-Converter is an important part of Wideband Digital
Receivers. The Variable-Bandwidth Digital Down-Converter (VB-DDC) ,which is
suitable for Wideband Digital Receiver, is implemented in FPGA chip Stratix II
EP2S60F672C4. The VB-DDC combines the advantages of traditional digital
down-conversion architectures and poly-phase filter architectures, realizes efficient
high-speed processing for input IF signal, and could configure the bandwidth of signal
processing flexibly in a large range. Hardware test result shows the effectiveness of
this design.
Key words: variable-bandwidth; DDC; poly-phase filter; FPGA
1 引言
数字下变频器（Digital Down-Converter，DDC）是宽带数字接收机的重要组
成部分，是连接高速 A/D 变换器与后级数字信号处理器（DSP）之间的桥梁，所
以其运算速度直接影响了 A/D 最高采样率的确定，同时也决定了接收机的最大
处理带宽。宽带数字接收机要求能对多种带宽的输入信号进行处理，因此对 DDC
提出了更高的要求：带宽可变。
剩余20页未读，继续阅读
资源评论
