设计和修改计数器进制的方法 (2).pdf
版权申诉
97 浏览量
2023-03-09
19:21:42
上传
评论
收藏 741KB PDF 举报
真诚为您提供优质参考资料，若有不当之处，请指正。
实验七 计 数 器
一、实验目的
1． 熟悉由集成触发器构成的计数器电路及其工作原理。
2． 熟练掌握常用中规模集成电路计数器及其应用方法。
二、实验设备和器材
1．数字实验箱： 一台
2．集成电路：74LS112、74LS74、74LS193、74LS00、74LS08 各一片
选用：74LS20、74LS21、74LS32、 74LS161、74LS190
3．示波器： 一台
三、实验原理和电路
所谓计数，就是统计脉冲的个数，计数器就是实现“计数”操作的时序逻辑电
路。计数器的应用十分广泛，不仅用来计数，也可用作分频、定时等。计数器电路主
要由触发器并配以少量门电路组成。
计数器种类繁多，根据计数体制的不同，计数器可分成二进制（即 2
n
进制）计数
器和非二进制计数器两大类。在非二进制计数器中，最常用的是十进制计数器，其它
的一般称为任意进制计数器。根据计数方法，计数器可分为 加法计数器——随着计数
脉冲的输人而递增计数；减法计数器——随着计数脉冲的输人而递减计数；可逆计数
器——既可递增计数，也可递减计数。根据计数脉冲引入方式不同，计数器又可分为
同步计数器——在同一计数脉冲（CP）的作用下，计数器中的触发器同时改变状态；
异步计数器——在同一计数脉冲（CP）的作用下，计数器中的触发器状态改变不是同
时发生。
1．异步二进制加法计数器
异步二进制加法计数器结构比较简单。图 7.1（a）所示为 4 位二进制（十六进
制）异步加法计数器的逻辑图，触发器选用双 JK 触发器 74LS112 接成 T’触发器形
.
.
Q3
10
9
2Q
2Sd
2J
11
13
12
Q2
4
Q1
10
1J
3
1
2
Q0
4
2J
11
13
12
1
5
1Q
1Sd
1
9
2Q
2Sd
1
5
1Q
1Sd
1J
3
1
2
J=1
CP
K=1
FF3
2CP
7
2Q
2Rd
14
2K
FF2
1CP
6
FF1
2CP
7
FF0
1CP
6
计数脉冲输入
1
1Q
1Rd
1K
15
1
2Q
2Rd
2K
1
1Q
1Rd
1K
U2 B
7 4L S11 2
U2 A
7 4L S11 2
14
7 4L S11 2
U1 B
U1 A
15
7 4L S11 2
Rd
(a) 由74LS112组成的异步二进制加法计数器电路
0000
0001
0010
0011
0100 0101 0110 0111
Q 3Q2Q 1Q0
1111 1110 1101 1100 1011 1010 1001 1000
(b) 二进制加法计数器的状态图
图 7.1 异步二进制加法计数器原理(a)、(b)
105 / 14
剩余13页未读，继续阅读
资源评论
