数电实验报告3 加法器功能测试及设计.pdf
版权申诉
31 浏览量
2022-07-09
05:28:47
上传
评论
收藏 108KB PDF 举报
实验报告
实验三 加法器功能测试及设计
一、 实验目的
1. 掌握全加器的工作原理、逻辑功能及应用。
2. 了解多种加法器型号的选择及功能。
二、 实验设备与器材
实验箱一个；双踪示波器一台；稳压电源一台。4 位二进制超前进位全加器 74LS283、
74HC283；中国音响类 4 位超前进位全加器 CD4008；74LS00；74LS08；74LS32。
三、 实验原理
全加器是中规模组合逻辑器件，可实现二进制数据的加法运算，是计算机中最基本的运
算单元电路。1 位加法器有三个输入端 A
n
、B
n
、C
n-1，即被加数、加数及低一位向本位
的进位，有两个输出端 Sn、Cn，即相加的和以及向高一位的进位输出。
全加器的真值表
A
n
0
0
0
0
1
1
1
1
四、实验内容
B
n
0
0
1
1
0
0
1
1
C
n-1
0
1
0
1
0
1
0
1
1、数据记录表
S
n
0
1
1
0
1
0
0
1
C
n
0
0
0
1
0
1
1
1
全加器位数
1 位
2 位
3 位
4 位
4 位
输入进位与加数
0 0 0 0 1
1 0 0 1 0
0 0 0 1 1
1 1 1 0 0
1 1 0 0 1
被加数
0 0 0 1
0 0 1 0
0 1 0 1
0 1 1 0
0 1 1 1
和与输出进位
S
3
S
2
S
1
S
0
C
0
0 0 1 0 0
0 1 0 1 0
1 0 0 0 0
0 0 1 1 1
0 0 0 1 1
C
i
A
3
A
2
A
1
A
0
B
3
B
2
B
1
B
0
2、设计电路，完成 1 位十进制数的相加运算，实现 2+3=？，4+6=？，7+9=？
数据记录表
加数二进制码
0010
被加数二进制码 二进制的和
0011 0101
十进制的和
5
进位
0
评论0
最新资源