TI-DS90UH949A-Q1.pdf资源-CSDN文库

需积分: 10 201 浏览量 2023-02-01 22:49:22 上传评论 4 收藏 2.13MB PDF 举报

**TI-DS90UH949A-Q1**是一款专为汽车应用设计的**FPD-Link串行器**，它符合AEC-Q100标准，适用于第二温度等级，可在-40°C至105°C的环境下工作。这款器件提供了高带宽内容保护（HDCP）功能，支持2K分辨率（2880x1080）的高清多媒体（HDMI）输入，并能转换为FPD-Link III信号，适合用于汽车信息娱乐系统、安全和监控摄像机等领域。 **主要特性**包括： 1. **TMDS时钟支持**：最高可达210MHz，支持2K分辨率和24位色深。 2. **输出模式**：单路和双路FPD-Link III，兼容STP或STQ电缆。 3. **HDMI兼容性**：兼容HDMI v1.4b，支持DisplayPort（DP++）输入。 4. **HDCP支持**：集成了HDCP v1.4密钥存储，可实现内部身份验证和加密。 5. **音频处理**：支持多达8通道的HDMI音频提取。 6. **高速反向通道**：GPIO速度高达2Mbps。 7. **扩频时钟追踪**：降低电磁干扰（EMI）。 8. **I2C接口**：1Mbps快速模式增强版，支持主/从模式。 9. **SPI直通接口**：提高系统灵活性。 10. **向后兼容性**：兼容DS90UH926Q-Q1和DS90UH928Q-Q1解串器。 **应用场景**： 1. **车载信息娱乐**：用于车载信息娱乐（IVI）主机和人机交互界面（HMI）模块，以及后座娱乐系统。 2. **数字仪表盘**：提供高清晰度的驾驶信息显示。 3. **安全和监控摄像头**：用于高质量视频传输。 **工作原理**： DS90UH949A-Q1将HDMI输入序列化，通过FPD-Link III接口传输视频和音频数据，并且能同时进行全双工控制，如I2C通信。采用低压差分信号（LVDS）、数据换序和随机生成技术来减少EMI。在向后兼容模式下，该设备可以支持不同解串器的不同分辨率。此外，它还支持通过外部I2S接口接收多通道音频，具备辅助音频接口选项。 **封装信息**：该器件采用VQFN封装，尺寸为9.00mm x 9.00mm。具体封装选择应参考产品手册中的可订购产品附录。总而言之，TI-DS90UH949A-Q1是高性能的汽车级串行器，为HDMI到FPD-Link III的转换提供了高效、可靠的解决方案，满足了汽车电子领域对高清晰度、低EMI和安全性的严格要求。在设计过程中，应确保参考最新的英文数据表以获取最准确的技术信息。

资源推荐

资源详情

资源评论

FPD-Link III

2 Lane

VDDIO

1.8 V

IDx

DOUT0+

DOUT0-

1.1 V

IN_CLK-/+

HDMI

DDC

CEC

DOUT1+

DOUT1-

RIN0+

RIN0-

RIN1+

RIN1-

CLK+/-

CLK2+/-

FPD-Link

(Open LDI)

D0+/-

D1+/-

D2+/-

D3+/-

D4+/-

D5+/-

D6+/-

D7+/-

DS90UH949A-Q1

Serializer

DS90UH948-Q1

Deserializer

IDx

D_GPIO

(SPI)

D_GPIO

(SPI)

LVDS Display

(2880x1080)

or Graphic

Processor

Graphics

Processor

IN_D0-/+

IN_D1-/+

IN_D2-/+

I2C

VDDIO

(3.3 V / 1.8 V)

3.3 V

I2C

1.25 V1.8 V

HDCP ± High-Bandwidth Content Protection

HDMI ± High Definition Multimedia Interface

HPD

Product

Folder

Order

Now

Technical

Documents

Tools &

Software

Support &

Community

本文档旨在为方便起见，提供有关 TI 产品中文版本的信息，以确认产品的概要。有关适用的官方英文版本的最新信息，请访问 www.ti.com，其内容始终优先。 TI 不保证翻译的准确

性和有效性。在实际设计之前，请务必参考最新版本的英文版本。

English Data Sheet: SNLS543

DS90UH949A-Q1

ZHCSIO8 –AUGUST 2018

支支持持 HDCP 的的 DS90UH949A-Q1 2K HDMI 转转 FPD-Link III 桥桥接接器器串串行行器器

1 特特性性

• 符合面向汽车应用的 AEC-Q100 标准：

– 器件温度等级 2：-40°C 至 105°C 的环境运行

温度范围

– 器件 HBM ESD 分类等级 2

– 器件 CDM ESD 分类等级 C5

• 支持高达 210MHz 的 TMDS 时钟，支持 2K

(2880x1080) 分辨率（24 位色深）

• 单路和双路 FPD-Link III 输出，支持 STP 或 STQ

电缆

• 高清多媒体 (HDMI) v1.4b 兼容输入

• HDMI 模式 DisplayPort (DP++) 输入

• 支持片上密钥存储的集成型 HDCP v1.4 密码引擎

• 最多支持 8 通道的 HDMI 音频提取

• 高速反向通道，支持速率高达 2Mbps 的 GPIO

• 可跟踪扩频输入时钟以降低 EMI

• 具有 1Mbps 快速模式增强版的 I2C（主/从）

• SPI 直通接口

• 向后兼容 DS90UH926Q-Q1 和 DS90UH928Q-Q1

FPD-Link III 解串器

2 应应用用

• 汽车信息娱乐：

– 车载信息娱乐 (IVI) 主机和人机交互界面 (HMI)

模块

– 后座娱乐系统

– 数字仪表板

• 安全和监控摄像机

• 消费类输入 HDMI 端口

3 说说明明

DS90UH949A-Q1 是一款 HDMI 转 FPD-Link III 桥接

器件，与 FPD-Link III DS90UH940A-

Q1/DS90UH948A-Q1 解串器配合使用，可通过经济高

效的 50Ω 单端同轴电缆或 100Ω 差分屏蔽双绞线

(STP) 和屏蔽四路绞线 (STQ) 电缆提供单通道或双通

道高速串行流。该器件可对 HDMI v1.4b 输入进行序列

化，从而支持高达 2K 的视频分辨率和 24 位色深。

FPD-Link III 接口支持通过同一条差分链路进行视频和

音频数据传输以及全双工控制（包括 I2C 通信）。通

过两个差分对实现视频数据和控制的整合可减小互连线

尺寸和重量，并简化系统设计。通过使用低压差分信

令、数据换序和随机生成最大限度地减少了电磁干扰

(EMI)。在向后兼容模式中，该器件通过一条差分链路

针对 94x 解串器支持高达 1080p 分辨率，针对 92x 解

串器支持 720p 分辨率，并具有 24 位色深。

DS90UH949A-Q1 支持 HDCP 中继器应用，在这些

应用中，无需外部控制器即可实现所有身份验证和加密

功能。在输入端对 HDMI 音频和视频数据进行解密，

并在将数据发送给 FPD-Link III 接口前重新加密。

DS90UH949A-Q1 支持通过外部 I2S 接口接收多通道

音频。该器件还具有可选的辅助音频接口。

器器件件信信息息

(1)

器器件件型型号号封封装装封封装装尺尺寸寸（（标标称称值值））

DS90UH949A-Q1 VQFN (64) 9.00mm x 9.00mm

(1) 如需了解所有可用封装，请参阅产品说明书末尾的可订购产品

附录。

应应用用图图

DS90UH949A-Q1

ZHCSIO8 –AUGUST 2018

www.ti.com.cn

目目录录

1 特特性性.......................................................................... 1

2 应应用用.......................................................................... 1

3 说说明明.......................................................................... 1

4 修修订订历历史史记记录录 ........................................................... 2

5 Pin Configuration and Functions......................... 3

6 Specifications......................................................... 7

6.1 Absolute Maximum Ratings ..................................... 7

6.2 ESD Ratings ............................................................ 7

6.3 Recommended Operating Conditions....................... 7

6.4 Thermal Information.................................................. 8

6.5 DC Electrical Characteristics .................................... 8

6.6 AC Electrical Characteristics..................................... 9

6.7 DC and AC Serial Control Bus Characteristics....... 11

6.8 Recommended Timing for the Serial Control Bus .. 11

6.9 Timing Diagrams..................................................... 12

6.10 Typical Characteristics.......................................... 14

7 Detailed Description............................................ 15

7.1 Overview ................................................................. 15

7.2 Functional Block Diagram ....................................... 15

7.3 Feature Description................................................. 16

7.4 Device Functional Modes........................................ 30

7.5 Programming........................................................... 33

7.6 Register Maps......................................................... 37

8 Application and Implementation ........................ 72

8.1 Applications Information.......................................... 72

8.2 Typical Applications ................................................ 72

9 Power Supply Recommendations...................... 78

10 Layout................................................................... 79

10.1 Layout Guidelines ................................................. 79

10.2 Layout Example .................................................... 79

11 器器件件和和文文档档支支持持 ..................................................... 80

11.1 文档支持 ............................................................... 80

11.2 接收文档更新通知 ................................................. 80

11.3 社区资源................................................................ 80

11.4 商标 ....................................................................... 80

11.5 静电放电警告......................................................... 80

11.6 术语表 ................................................................... 80

12 机机械械、、封封装装和和可可订订购购信信息息....................................... 80

4 修修订订历历史史记记录录

注：之前版本的页码可能与当前版本有所不同。

日日期期修修订订版版本本说说明明

2018 年 8 月 * 最初发布版本

DS90UH949A-Q1

ZHCSIO8 –AUGUST 2018

www.ti.com.cn

Pin Functions (continued)

I/O, TYPE DESCRIPTION

NAME NO.

DDC_SCL 45 I, Open-Drain DDC Slave Serial Clock

Pull up to RX_5V with a 47-kΩ resistor

CEC 1 IO, Open-

Drain

Consumer Electronic Control Channel Input/Output Interface.

Pullup with a 27-kΩ resistor to 3.3 V

X1 39 I, LVCMOS Optional Oscillator Input: This pin is the optional reference clock for CEC. It must be

connected to a 25 MHz 0.1% (1000ppm), 45-55% duty cycle clock source at CMOS-level

1.8 V. Leave it open if unused.

FPD-LINK III SERIAL

DOUT0- 26 O FPD-Link III Inverting Output 0

The output must be AC-coupled with a 0.1-μF capacitor for interfacing with 92x deserializers

and 0.1-μF or 33-nF capacitor for 94x deserializers

DOUT0+ 27 O FPD-Link III True Output 0

The output must be AC-coupled with a 0.1-µF capacitor for interfacing with 92x deserializers

and 0.1-μF or 33-nF capacitor for 94x deserializers

DOUT1- 22 O FPD-Link III Inverting Output 1

The output must be AC-coupled with a 0.1-µF capacitor for interfacing with 92x deserializers

and 0.1-μF or 33-nF capacitor for 94x deserializers

DOUT1+ 23 O FPD-Link III True Output 1

The output must be AC-coupled with a 0.1-µF capacitor for interfacing with 92x deserializers

and 0.1-μF or 33-nF capacitor for 94x deserializers

LFT 20 Analog FPD-Link III Loop Filter

Connect to a 10-nF capacitor to GND

CONTROL

SDA 14 IO, Open-

Drain

I2C Data Input / Output Interface

Open-drain. Must have an external pullup to resistor to 1.8 V or 3.3 V. See I2CSEL pin. DO

NOT FLOAT.

Recommended pullup: 4.7 kΩ.

SCL 15 IO, Open-

Drain

I2C Clock Input / Output Interface

Open-drain. Must have an external pullup resistor to 1.8 V or 3.3 V. See I2CSEL pin. DO

NOT FLOAT.

Recommended pullup: 4.7 kΩ.

I2CSEL 6 I, LVCMOS I2C Voltage Level Strap Option

Tie to V

DDIO

with a 10-kΩ resistor for 1.8-V I2C operation.

Leave floating for 3.3-V I2C operation.

This pin is read as an input at power up.

IDx 19 Analog I2C Serial Control Bus Device ID Address Select

MODE_SEL0 18 Analog Mode Select 0. See 表 6.

MODE_SEL1 32 Analog Mode Select 1. See 表 6.

PDB 31 I, LVCMOS Power-Down Mode Input Pin

INTB 13 O, Open-

Drain

Open-Drain. Remote interrupt. Active LOW.

Pull up to VDDIO with a 4.7-kΩ resistor.

REM_INTB 40 O, Open-

Drain

Remote interrupt. Mirrors status of INTB_IN from the deserializer.

Note: External pull-up to 1.8 V required. Recommended pullup: 4.7 kΩ.

INTB = H, Normal Operation

INTB = L, Interrupt Request

SPI PINS (DUAL LINK MODE ONLY)

MOSI 8 IO, LVCMOS SPI Master Out Slave In. Shared with D_GPIO0

MISO 10 IO, LVCMOS SPI Master In Slave Out. Shared with D_GPIO1

SPLK 11 IO, LVCMOS SPI Clock. Shared with D_GPIO2

SS 12 IO, LVCMOS SPI Slave Select. Shared with D_GPIO3

HIGH-SPEED (HS) BIDIRECTIONAL CONTROL CHANNEL GPIO PINS (DUAL LINK MODE ONLY)

D_GPIO0 8 IO, LVCMOS HS GPIO0. Shared with MOSI

D_GPIO1 10 IO, LVCMOS HS GPIO1. Shared with MISO

D_GPIO2 11 IO, LVCMOS HS GPIO2. Shared with SPLK

DS90UH949A-Q1

www.ti.com.cn

ZHCSIO8 –AUGUST 2018

Pin Functions (continued)

I/O, TYPE DESCRIPTION

NAME NO.

D_GPIO3 12 IO, LVCMOS HS GPIO3. Shared with SS

BIDIRECTIONAL CONTROL CHANNEL (BCC) GPIO PINS

GPIO0 4 IO, LVCMOS BCC GPIO0. Shared with SDIN

GPIO1 5 IO, LVCMOS BCC GPIO1. Shared with SWC

GPIO2 37 IO, LVCMOS BCC GPIO2. Shared with I2S_DC

GPIO3 38 IO, LVCMOS BCC GPIO3. Shared with I2S_DD

GPIO5_REG 36 IO, LVCMOS General-Purpose Input/Output 5

Local register control only. Shared with I2S_DB

GPIO6_REG 35 IO, LVCMOS General-Purpose Input/Output 6

Local register control only. Shared with I2S_DA

GPIO7_REG 33 IO, LVCMOS General-Purpose Input/Output 7

Local register control only. Shared with I2S_WC

GPIO8_REG 34 IO, LVCMOS General-Purpose Input/Output 8

Local register control only. Shared with I2S_CLK

SLAVE MODE LOCAL I2S CHANNEL PINS

I2S_WC 33 I, LVCMOS Slave Mode I2S Word Clock Input. Shared with GPIO7_REG

I2S_CLK 34 I, LVCMOS Slave Mode I2S Clock Input. Shared with GPIO8_REG

I2S_DA 35 I, LVCMOS Slave Mode I2S Data Input. Shared with GPIO6_REG

I2S_DB 36 I, LVCMOS Slave Mode I2S Data Input. Shared with GPIO5_REG

I2S_DC 37 I, LVCMOS Slave Mode I2S Data Input. Shared with GPIO2

I2S_DD 38 I, LVCMOS Slave Mode I2S Data Input. Shared with GPIO3

AUXILIARY I2S CHANNEL PINS

SWC 5 O, LVCMOS Master Mode I2S Word Clock Ouput. Shared with GPIO1

SCLK 6 O, LVCMOS Master Mode I2S Clock Ouput. Shared with I2CSEL. This pin is sampled following power-up

as I2CSEL, then it will switch to SCLK operation as an output.

SDIN 4 I, LVCMOS Master Mode I2S Data Input. Shared with GPIO0

MCLK 16 IO, LVCMOS Master Mode I2S System Clock Input/Output

POWER and GROUND

VTERM 57 Power 3.3-V (±5%) Supply for DC-coupled internal termination OR

1.8-V (±5%) Supply for AC-coupled internal termination

Refer to 图 25 or 图 26.

VDD18 24

Power 1.8-V (±5%) Analog supply. Refer to 图 25 or 图 26.

VDDA11 9 Power 1.1-V (±5%) Analog supply. Refer to 图 25 or 图 26.

VDDHA11 52

Power 1.1-V (±5%) TMDS supply. Refer to 图 25 or 图 26.

VDDHS11 21

Power 1.1-V (±5%) supply. Refer to 图 25 or 图 26.

VDDL11 7

Power 1.1-V (±5%) Digital supply. Refer to 图 25 or 图 26.

VDDP11 17 Power 1.1-V (±5%) PLL supply. Refer to 图 25 or 图 26.

VDDS11 25 Power 1.1-V (±5%) Serializer supply. Refer to 图 25 or 图 26.

VDDIO 3

Power 1.8-V (±5%) IO supply. Refer to 图 25 or 图 26.

GND Thermal

Pad

GND Ground. Connect to Ground plane with at least 9 vias.

OTHER

剩余87页未读，继续阅读

评论收藏

内容反馈

不觉明了

粉丝: 4023
资源: 5759

TI-DS90UH949A-Q1.pdf

TI-DS90UH949-Q1.pdf

TI-DS90UH941AS-Q1.pdf

TI-DS90UH928Q-Q1.pdf

TI-DS90UH929-Q1.pdf

TI-DS90UH947N-Q1.pdf

TI-DS90UH927Q-Q1.pdf

TI-DS90UH925AQ-Q1.pdf

TI-DS90UH940N-Q1.pdf

TI-DS90UH940-Q1.pdf

TI-DS90UH926Q-Q1.pdf

TI-DS90UH925Q-Q1.pdf

TI-DS90UH948-Q1.pdf

TINA-TI 仿真软件中文安装包 Tina90-TIzh.9.3.150.328

相关实用应用程序（Windows可用）

李飞飞自传 我看见的世界 The World I see

ChatGPT使用总结：150个ChatGPT提示词模板（完整版）

全国计算机二级WPSoffice精选350道选择题题库（含答案）.pdf

eetop.cn-07-1射频电路设计理论与应用-王子宇 -课后答案1-10章

exception.NetworkCongestionException(解决方案).md

exception.SessionTimeoutException(解决方案).md

FraudDetectionTriggeredException解决方案(亲测可用).md

265 基于STM32设计的大棚育苗管理系统(4G+华为云IOT).pdf

exception.TcpFragmentationException(解决方案).md

exception.UnsupportedFeatureException(解决方案).md

exception.ResourceAllocationFailureException(解决方案).md

exception.MessageTimeoutException(解决方案).md

exception.PacketLossException(解决方案).md

GraphicsSessionExpiredException解决方案(亲测可用).md

exception.ProtocolMismatchException(解决方案).md

活动策划书标准格式.docx

最新资源

李飞飞自传我看见的世界 The World I see