0_09_uart_tx_FPGAverilog_UartTx_seasonrhx_UARTFPGA_
版权申诉
187 浏览量
2021-10-01
17:15:47
上传
评论
收藏 13.23MB ZIP 举报
0_09_uart_tx_FPGAverilog_UartTx_seasonrhx_UARTFPGA_ （190个子文件） 
_info 14KB _info 13KB _info 7KB _info 7KB _info 7KB _info 6KB _info 5KB _info 5KB _info 4KB _info 3KB _opt__lock 44B _vmake 29B _vmake 29B _vmake 29B _vmake 29B _vmake 29B _vmake 29B _vmake 29B _vmake 29B _vmake 29B _vmake 29B uart_byte_tx.v.bak 2KB uart_byte_tx_run_msim_rtl_verilog.do.bak 1KB uart_byte_tx_tb.v.bak 930B uart_tx_top.v.bak 672B uart_byte_tx_run_msim_rtl_verilog.do.bak1 2KB uart_byte_tx_run_msim_rtl_verilog.do.bak2 2KB uart_byte_tx_run_msim_rtl_verilog.do.bak3 2KB uart_byte_tx_run_msim_rtl_verilog.do.bak4 2KB uart_byte_tx_run_msim_rtl_verilog.do.bak5 2KB logic_util_heursitic.dat 19KB uart_byte_tx.db_info 140B uart_byte_tx.db_info 140B uart_byte_tx_run_msim_rtl_verilog.do 3KB
UART串口发送模块设计.docx 740KB ~$RT串口发送模块设计.docx 162B uart_byte_tx.done 26B modelsim.ini 88KB uart_byte_tx.ipinfo 265B uart_byte_tx.jdi 4KB msim_transcript 35KB uart_byte_tx.pin 32KB _lib1_0.qdb 104KB _lib.qdb 80KB _lib1_0.qdb 72KB _lib.qdb 64KB _lib.qdb 48KB _lib.qdb 48KB _lib.qdb 48KB _lib.qdb 48KB _lib.qdb 48KB _lib.qdb 48KB _lib.qdb 48KB _lib.qdb 48KB _lib.qdb 48KB _lib.qdb 48KB _lib1_0.qdb 32KB _lib6_0.qdb 32KB _lib2_0.qdb 32KB _lib5_0.qdb 32KB _lib1_0.qdb 32KB _lib8_0.qdb 32KB _lib3_0.qdb 32KB _lib7_0.qdb 32KB _lib4_0.qdb 32KB _lib2_0.qdb 32KB _lib5_0.qdb 32KB _lib1_0.qdb 32KB _lib3_0.qdb 32KB _lib4_0.qdb 32KB _lib1_1.qdb 32KB _lib1_2.qdb 32KB _lib1_3.qdb 32KB _lib1_3.qdb 32KB _lib1_2.qdb 32KB _lib1_0.qdb 32KB _lib1_1.qdb 32KB issp.qip 293B prev_cmp_uart_byte_tx.qmsg 74KB uart_byte_tx.qpf 1KB _lib1_0.qpg 18.27MB _lib1_0.qpg 6.55MB _lib1_3.qpg 4.44MB _lib1_3.qpg 2.1MB _lib1_1.qpg 448KB _lib1_0.qpg 248KB _lib1_2.qpg 192KB _lib5_0.qpg 40KB _lib8_0.qpg 40KB _lib5_0.qpg 40KB _lib4_0.qpg 40KB _lib4_0.qpg 32KB _lib7_0.qpg 24KB _lib6_0.qpg 24KB _lib1_0.qpg 16KB _lib1_0.qpg 8KB _lib3_0.qpg 0B _lib2_0.qpg 0B _lib3_0.qpg 0B _lib2_0.qpg 0B共 190 条
- 1
- 2
资源评论
