FPGA 专题实验报告
—— 1 /3 ——
一、 实验内容
设计一个简单的状态机,功能是检测一个 5 位的二进制序列“10101”,当连续的 5 个输
入为 10101 时,第三个 1 出现时输出 1,其他情况下输出 0(输入序列不可重复检测,即输
入 0101010101010011 时,输出为 0000010000010000)。
二、 思路及实现
1. 用行为级的方法实现该有限状态机
根据有限状态机的设计步骤,首先根据题意画出原始状态图。
根据原始状态图得到原始状态表:
次态
输出
现态
X = 0
X = 1
X = 0
X = 1
S0
S0
S1
0
0
S1
S2
S1
0
0
S2
S0
S3
0
0
S3
S4
S1
0
0
S4
S0
S5
0
0
S5
S0
S1
0
1
S0
S1
S2
S3
S4
S5
0
1
0
1
1
0
1
1
0
0
1
0
评论0