摘要：本文介绍了数字下变频的组成结构，并通过一个具体的实例，给出了 FPGA 实现的具体过程。
关键词：FPGA；数字下变频；VHDL
引言
数字化中频(DIF)频谱分析仪在高中频实现数字化处理，具有分析带宽大、RBW 小、测量时长短，可对复杂信号实施时—频分析的
功能，因而得到越来越广泛的应用。但由于现有的数字信号处理器(DSP)处理速度有限，往往难以对高速率 A/D 采样得到的数字信号直
接进行实时处理。为了解决这一矛盾，需要采用数字下变频(DDC)技术，将采样得到的高速率信号变成低速率基带信号，以便进一步的
分析处理。用现场可编程阵列(FPGA)来设计数字下变频器有许多好处：FPGA 在硬件上具有很强的稳定性和极高的运算速度，在软件上具
有可编程的特点，可以根据不同的系统要求，采用不同的结构来完成相应的功能，具有很强的灵活性，便于进行系统功能扩展和性能升
级。
数字下变频
数字下变频的主要目的是经过数字混频将 A/D 转换输出的中频信号搬移至基带，然后通过抽取，滤波完成信道提取的任务。因此，
数字下变频器由本地振荡器(NCO)、混频器、抽取滤波器和低通滤波器组成，如图 1 所示。
图 1 数字下变频原理图
A/D 变换后的信号分成两个信号，一个信号乘以正弦序列(同相分量)，下变频至零中心频率上，通过抽取滤波器、整形低通 FIR 滤
波形成与原信号相位相同的信号；另一路信号乘以经过 90 度相移的正弦序列(正交分量)，同样是下变频至零中心频率上，再通过相同的
抽取滤波器、整形低通 FIR 滤波器，形成与原信号正交的信号。这样，DDC 输出的低速率、零中频的正交的两路信号送往 DSP 等数字
信号处理器进行后续的数字处理。
DDC 的 FPGA
评论1