没有合适的资源?快使用搜索试试~
我知道了~
文库首页
安全技术
网络攻防
DDC中的抽取滤波器设计及FPGA实现.zip_DDC verilog_DDC FPGA_DDC——FPGA_FPGA ddc
DDC中的抽取滤波器设计及FPGA实现.zip_DDC verilog_DDC FPGA_DDC——FPGA_FPGA ddc
1.该资源内容由用户上传,如若侵权请联系客服进行举报
2.虚拟产品一经售出概不退款(资源遇到问题,请及时私信上传者)
版权申诉
5星
· 超过95%的资源
8 下载量
109 浏览量
2022-07-13
21:37:26
上传
评论
1
收藏
461KB
ZIP
举报
温馨提示
五一特惠:¥11.90
31.90
本文对下变频模块中抽取滤波进行了详细的分析,并详细阐述了其FPGA的实现过程和方法
资源推荐
资源评论
DDC_Verilog写DDC_数字下变频模块_ddcverilog_数字下变频ddc_下变频verilog.zip
浏览:89
5星 · 资源好评率100%
DDC_Verilog写DDC_数字下变频模块_ddcverilog_数字下变频ddc_下变频verilog.zip
DDC.rar_DDC verilog_DDC PFIR_ddc_matlab_matlab ddc_级联滤波器
浏览:155
5星 · 资源好评率100%
个DDC使用的级联滤波器,结构CIC6+CFIR+PFIR
DDC_Verilog写DDC_数字下变频模块_ddcverilog_数字下变频ddc_下变频verilog_源码.zip
浏览:61
5星 · 资源好评率100%
DDC_Verilog写DDC_数字下变频模块_ddcverilog_数字下变频ddc_下变频verilog_源码.zip
Mixer_dy_ddc_FPGAverilog_混频滤波_数字滤波器_dy666.38com_
浏览:105
5星 · 资源好评率100%
使用verilog语言,调用了NCO、MULT等IP核实现了数字混频滤波
Verilog HDL 实现的数字下变频(DDC)设计
浏览:193
Verilog语言实现的数字下变频设计。 在ALTERA的QUARTUS ii下实现。实用,好用。 (Verilog language implementation of the digital down-conversion design. ALTERA at the implementation of QUARTUS ii. Practical, easy to use.)
DDC相关的VerilogHDL源代码
浏览:114
5星 · 资源好评率100%
DDC相关的VerilogHDL源代码,希望对大家有用
数字下变频中抽取滤波器的设计及FPGA实现.pdf
浏览:27
数字下变频中抽取滤波器的设计及FPGA实现.pdf
数字下变频中抽取滤波器的设计及FPGA实现
浏览:32
针对软件无线电接收机数字下变频中高速数字信号的降采样需求,利用半带滤波器及级联积分梳状滤波器,设计了一种半带滤波器前置的多级抽取滤波器架构。通过Simulink搭建系统模型验证之后,利用Xilinx ISE 12.3在Xilinx xc5vsx95t-2ff1136 FPGA上实现了一种下采样率为64的抽取滤波器。Modelsim仿真结果表明,该抽取滤波器设计是有效的,达到了设计指标。
基于verilog语言实现的DC滤波器FPGA源码quartus工程文件.zip
浏览:57
基于verilog语言实现的DC滤波器FPGA源码quartus工程文件: module dc_rmv (o_we,o_current_en,o_next_sop,o_pre_ack_ok,o_current_done, i_pre_done,i_next_en,i_next_ack_ok,i_start_op,i_dataa, o_addr_rama,reset_n,clk); // Loc
基于FPGA的CIC抽取滤波器设计与实现.pdf
浏览:82
基于FPGA的CIC抽取滤波器设计与实现.pdf
AD9851 FPGA程序及手册_fpga_verilog_FPGA驱动ad芯片_AD9851_
浏览:27
5星 · 资源好评率100%
DDC芯片AD9851的FPGA驱动代码及手册
ddc.rar_DDC verilog_FPGA ddc_FPGA 方案_中频_无线 接收机
浏览:159
介绍了一种基于软件无线电思想的频分多址中频数字化接收机系统设计方案。它采用Altera公司的FPGA构成核 心单元,通过不同的软件配置实现对三路频分多址信号的解调。
DDC的基于FPGA的可编程逻辑控制器-电路方案
浏览:50
带HMI操作面板的PLC。系统能够与实际的自动化对象一起使用。在小型,功能齐全的模型上展示。 硬件组件: Digilent Cmod A7×1个 软件应用程序和在线服务: Vivado设计套件 要求: •FPGA板:基本上可与市场上任何可用的器件一起使用;设计的可扩展性提供了使其能够适应最小规模的能力。 •Raspberry Pi:与触摸屏配对;或任何屏幕和输入设备系统。 该项目试图从一开始就开发
ddc_dec.rar_VHDL/FPGA/Verilog_VHDL_
浏览:158
the fir filter for digital design synthesizer
DDC数字下变频ASIC电路设计
浏览:10
为了利用ASIC电路实现数字下变频的功能,分析了数字下变频的结构,采用正向设计方法并利用硬件描述语言Verilog实现各模块的功能,最后基于0.13 μm工艺实现版图设计,完成ASIC电路流片。
基于FPGA的软件无线电DDC设计.zip_ddc_半带_半带滤波_半带滤波器
浏览:19
软件无线电ddc设计,详细介绍了半带滤波器,低通滤波器,cic滤波器
单片机与DSP中的改进型CIC抽取滤波器设计与FPGA实现
浏览:5
抽取滤波器是∑-△模/数转换器中的重要组成部分,积分梳状滤波器经常作为第一级滤波器,用以实现抽取和低通滤波。其优点是实现时不需要乘法器电路,且系数为整数,不需要电路来存储系数,同时通过置换抽取可以使部分电路工作在较低频率,与相同滤波性能的其他FIR滤波器相比,节约了硬件开销。经过仿真,抽取率为32的一阶积分梳状滤波器第一旁瓣相对于主瓣的衰减最大约为15 dB,这样的阻带衰减根本达不到实用滤波器的设
FPGA控制RS232串口通信实现verilog设计Quartus9.1工程源码.zip
浏览:164
5星 · 资源好评率100%
FPGA控制RS232串口通信实现verilog设计Quartus9.1工程源码 module ex5_rs232( clk_in,ext_rst_n, rs232_rx,rs232_tx ); input clk_in; // 25MHz主时钟 input ext_rst_n; //外部输入复位信号,低有效 input rs232_rx; // RS232接收数
SDRAM读写FPGA控制实现与Modelsim仿真verilog设计实验Quartus9.1工程源码+设计说明文件.zip
浏览:93
5星 · 资源好评率100%
SDRAM读写FPGA控制实现与Modelsim仿真verilog设计实验Quartus9.1工程源码+设计说明文件,可以做为你的学习实验参考。 module sdr_sdram( CLK, RESET_N, ADDR, CMD, CMDACK, DATAIN, DATAOUT,
FPGA实现FIR抽取滤波器的设计.doc
浏览:180
FPGA实现FIR抽取滤波器的设计.doc
DDC.zip_DDC verilog_DSP MATLAB_ddc_dsp_synplify
浏览:184
matlab与synplify DSP AE相结合的DDC实例,希望对大家有所帮助
ddc_simu.rar_DDC verilog_MATLAB DDC_ddc matlab_ddc仿真_matlab dd
浏览:153
ddc simulation 进行DDC实现过程的仿真
gsm_ddc.rar_DDC rtl_GSM_gsm dsp_verilog ddc_数字下变频
浏览:24
基于GSM的数字下变频代码,能够直接生成Verilog代码,需要Synplify DSP 支持。
基于FPGA的fir滤波器设计verilog实现,可以直接拿来做设计使用。
浏览:166
设计的滤波器的采样频率为100K,截至频率为20K。 通过一个DDS产生两个正弦波,一个为1K的正弦波幅值较大,另一个为21K的正弦波幅值较小,然后将幅值较小的正弦波叠加到幅值较大的正弦波上。这样就产生含有高次谐波的正弦波,最后就是将该正弦波(其实都已经失真了)送往两个FIR滤波器中进行处理。 FIR8阶滤波器的采样频率为100K,截至频率为20K,通过Matlab软件导出需要的滤波器系数:0.0
CIC抽取滤波器的MATLAB设计及FPGA实现.pdf
浏览:133
5星 · 资源好评率100%
CIC抽取滤波器的MATLAB设计及FPGA实现.pdf
FPGA实现FIR抽取滤波器的设计
浏览:59
本文所介绍的基于FPGA、采用分布式算法实现FIR滤波器的方法,在提高系统运行速度和节省硬件资源方面具有很大的优势,供读者学习设计参考。
评论
收藏
内容反馈
1.该资源内容由用户上传,如若侵权请联系客服进行举报
2.虚拟产品一经售出概不退款(资源遇到问题,请及时私信上传者)
版权申诉
五一特惠:¥11.90
31.90
资源评论
资源反馈
评论星级较低,若资源使用遇到问题可联系上传者,3个工作日内问题未解决可申请退款~
联系上传者
评论
weixin_41320236
2023-06-26
内容与描述一致,超赞的资源,值得借鉴的内容很多,支持!
qq_27815413
2022-11-22
怎么能有这么好的资源!只能用感激涕零来形容TAT...
坐动车goTW
2022-10-20
资源使用价值高,内容详实,给了我很多新想法,感谢大佬分享~
chipndale
2023-04-25
资源很好用,有较大的参考价值,资源不错,支持一下。
BT-Khan
2024-02-15
内容与描述一致,超赞的资源,值得借鉴的内容很多,支持!
1
2
前往
页
御道御小黑
粉丝: 58
资源:
1万+
私信
下载权益
C知道特权
VIP文章
课程特权
VIP享
7
折,此内容立减3.57元
开通VIP
上传资源 快速赚钱
我的内容管理
展开
我的资源
快来上传第一个资源
我的收益
登录查看自己的收益
我的积分
登录查看自己的积分
我的C币
登录后查看C币余额
我的收藏
我的下载
下载帮助
前往需求广场,查看用户热搜
最新资源
关于网络安全资源指南列表
精易模块扩展HIPPv1.0.5源码.e
wh455056.zip
其他类别铭洲网络后台解决方案-ccmingzhou.rar
基于JAVA-springboot+vue实现的网上点餐系统
HIPP精易模块扩展V1.0.5
其他类别网页中文本框自校验的标签-input.rar
Java学习思维导图 异常 篇
前端表格文字对齐及我的好兄弟
其他类别检测JSP服务器内存的Ajax程序-systemjc.rar
资源上传下载、课程学习等过程中有任何疑问或建议,欢迎提出宝贵意见哦~我们会及时处理!
点击此处反馈
安全验证
文档复制为VIP权益,开通VIP直接复制
信息提交成功
- 1
- 2
前往页