+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Legal Partition Candidates ;
+-------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; Hierarchy ; Input ; Constant Input ; Unused Input ; Floating Input ; Output ; Constant Output ; Unused Output ; Floating Output ; Bidir ; Constant Bidir ; Unused Bidir ; Input only Bidir ; Output only Bidir ;
+-------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; u1|u7|altsyncram_component|auto_generated ; 11 ; 0 ; 0 ; 0 ; 8 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ;
; u1|u7 ; 11 ; 0 ; 0 ; 0 ; 8 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ;
; u1|u6 ; 34 ; 0 ; 0 ; 0 ; 32 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ;
; u1|u5 ; 64 ; 32 ; 0 ; 32 ; 32 ; 32 ; 32 ; 32 ; 0 ; 0 ; 0 ; 0 ; 0 ;
; u1|u3|altsyncram_component|auto_generated ; 11 ; 0 ; 0 ; 0 ; 9 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ;
; u1|u3 ; 11 ; 0 ; 0 ; 0 ; 9 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ;
; u1|u2 ; 34 ; 0 ; 0 ; 0 ; 32 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ;
; u1|u1 ; 64 ; 32 ; 0 ; 32 ; 32 ; 32 ; 32 ; 32 ; 0 ; 0 ; 0 ; 0 ; 0 ;
; u1 ; 2 ; 0 ; 0 ; 0 ; 10 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ;
+-------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
没有合适的资源?快使用搜索试试~ 我知道了~
基于FPGA的fir滤波器设计verilog实现,可以直接拿来做设计使用。
共456个文件
dat:115个
vhd:115个
cdb:41个
需积分: 10 3 下载量 54 浏览量
2022-08-05
20:55:42
上传
评论
收藏 5.03MB RAR 举报
温馨提示
设计的滤波器的采样频率为100K,截至频率为20K。 通过一个DDS产生两个正弦波,一个为1K的正弦波幅值较大,另一个为21K的正弦波幅值较小,然后将幅值较小的正弦波叠加到幅值较大的正弦波上。这样就产生含有高次谐波的正弦波,最后就是将该正弦波(其实都已经失真了)送往两个FIR滤波器中进行处理。 FIR8阶滤波器的采样频率为100K,截至频率为20K,通过Matlab软件导出需要的滤波器系数:0.009、0.048、0.164、0.279、0.279、0.164、0.048、0.009。因为该滤波器为线性相位滤波器,并且为偶对称滤波器。 工程设计中采用线性相位结构的滤波器。
资源详情
资源评论
资源推荐
收起资源包目录
基于FPGA的fir滤波器设计verilog实现,可以直接拿来做设计使用。 (456个子文件)
_info 25KB
fir_dac.map.ammdb 129B
verilog.asm 739KB
verilog.asm 283KB
verilog.asm 230KB
verilog.asm 13KB
verilog.asm 13KB
verilog.asm 11KB
verilog.asm 7KB
verilog.asm 4KB
verilog.asm 3KB
verilog.asm 2KB
fir_dac.autos_3e92b2e5d298f5cf757a393f7655ccd81.map.atm 112KB
fir_dac.root_partition.cmp.atm 109KB
fir_dac.root_partition.map.atm 97KB
fir_dac.sldhu_30e344a040fd07e1533c49de5f2d67d1.map.atm 21KB
fir.v.bak 7KB
rom_top.v.bak 2KB
fir_dac.v.bak 2KB
key.v.bak 894B
reg32.v.bak 874B
adder_32.v.bak 653B
fir_dac.map.bpm 790B
fir_dac.(13).cnf.cdb 38KB
fir_dac.map.cdb 29KB
fir_dac.root_partition.map.cdb 29KB
fir_dac.rtlv_sg.cdb 20KB
fir_dac.(17).cnf.cdb 16KB
fir_dac.(26).cnf.cdb 16KB
fir_dac.(0).cnf.cdb 8KB
fir_dac.(1).cnf.cdb 4KB
fir_dac.rtlv_sg_swap.cdb 4KB
fir_dac.(6).cnf.cdb 3KB
fir_dac.(9).cnf.cdb 3KB
fir_dac.(18).cnf.cdb 3KB
fir_dac.(27).cnf.cdb 2KB
fir_dac.(3).cnf.cdb 2KB
fir_dac.(12).cnf.cdb 2KB
fir_dac.(21).cnf.cdb 2KB
fir_dac.(30).cnf.cdb 2KB
fir_dac.map_bb.cdb 2KB
fir_dac.(16).cnf.cdb 2KB
fir_dac.(11).cnf.cdb 2KB
fir_dac.(10).cnf.cdb 2KB
fir_dac.(4).cnf.cdb 2KB
fir_dac.(2).cnf.cdb 2KB
fir_dac.(7).cnf.cdb 2KB
fir_dac.(25).cnf.cdb 2KB
fir_dac.(22).cnf.cdb 2KB
fir_dac.(31).cnf.cdb 2KB
fir_dac.root_partition.map.hbdb.cdb 2KB
fir_dac.(19).cnf.cdb 2KB
fir_dac.(5).cnf.cdb 2KB
fir_dac.(8).cnf.cdb 2KB
fir_dac.(28).cnf.cdb 1KB
fir_dac.(15).cnf.cdb 1KB
fir_dac.(23).cnf.cdb 1KB
fir_dac.(32).cnf.cdb 1KB
fir_dac.(20).cnf.cdb 1KB
fir_dac.(29).cnf.cdb 1KB
fir_dac.(14).cnf.cdb 1KB
fir_dac.(24).cnf.cdb 996B
fir_dac.(33).cnf.cdb 985B
fir_dac.root_partition.map.reg_db.cdb 461B
fir_dac.cdf 307B
_primary.dat 124KB
_primary.dat 83KB
_primary.dat 79KB
_primary.dat 78KB
_primary.dat 72KB
_primary.dat 67KB
_primary.dat 50KB
_primary.dat 46KB
_primary.dat 41KB
_primary.dat 37KB
_primary.dat 36KB
_primary.dat 35KB
_primary.dat 33KB
_primary.dat 21KB
_primary.dat 19KB
_primary.dat 18KB
_primary.dat 17KB
_primary.dat 14KB
_primary.dat 12KB
_primary.dat 12KB
_primary.dat 11KB
_primary.dat 11KB
_primary.dat 11KB
_primary.dat 10KB
_primary.dat 10KB
_primary.dat 10KB
_primary.dat 10KB
_primary.dat 10KB
_primary.dat 8KB
_primary.dat 8KB
_primary.dat 8KB
_primary.dat 7KB
_primary.dat 6KB
_primary.dat 5KB
_primary.dat 5KB
共 456 条
- 1
- 2
- 3
- 4
- 5
芯作者
- 粉丝: 2471
- 资源: 89
上传资源 快速赚钱
- 我的内容管理 展开
- 我的资源 快来上传第一个资源
- 我的收益 登录查看自己的收益
- 我的积分 登录查看自己的积分
- 我的C币 登录后查看C币余额
- 我的收藏
- 我的下载
- 下载帮助
安全验证
文档复制为VIP权益,开通VIP直接复制
信息提交成功
评论0