+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Legal Partition Candidates ;
+-------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; Hierarchy ; Input ; Constant Input ; Unused Input ; Floating Input ; Output ; Constant Output ; Unused Output ; Floating Output ; Bidir ; Constant Bidir ; Unused Bidir ; Input only Bidir ; Output only Bidir ;
+-------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; u1|u7|altsyncram_component|auto_generated ; 11 ; 0 ; 0 ; 0 ; 8 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ;
; u1|u7 ; 11 ; 0 ; 0 ; 0 ; 8 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ;
; u1|u6 ; 34 ; 0 ; 0 ; 0 ; 32 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ;
; u1|u5 ; 64 ; 32 ; 0 ; 32 ; 32 ; 32 ; 32 ; 32 ; 0 ; 0 ; 0 ; 0 ; 0 ;
; u1|u3|altsyncram_component|auto_generated ; 11 ; 0 ; 0 ; 0 ; 9 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ;
; u1|u3 ; 11 ; 0 ; 0 ; 0 ; 9 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ;
; u1|u2 ; 34 ; 0 ; 0 ; 0 ; 32 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ;
; u1|u1 ; 64 ; 32 ; 0 ; 32 ; 32 ; 32 ; 32 ; 32 ; 0 ; 0 ; 0 ; 0 ; 0 ;
; u1 ; 2 ; 0 ; 0 ; 0 ; 10 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ;
+-------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
没有合适的资源?快使用搜索试试~ 我知道了~
温馨提示
基于FPGA的fir滤波器设计,quartusii开发,包含说明文档和verilog代码。 采样频率为100K,基波为1000Hz,谐波为21KHz,截止频率为20K,滤波器的阶数为8
资源推荐
资源详情
资源评论
收起资源包目录
基于FPGA的fir滤波器设计,quartusii开发,包含说明文档和verilog代码。 (474个子文件)
_info 25KB
verilog.asm 739KB
verilog.asm 283KB
verilog.asm 230KB
verilog.asm 13KB
verilog.asm 13KB
verilog.asm 11KB
verilog.asm 7KB
verilog.asm 4KB
verilog.asm 3KB
verilog.asm 2KB
fir_dac.autos_3e92b2e5d298f5cf757a393f7655ccd81.map.atm 112KB
fir_dac.root_partition.cmp.atm 109KB
fir_dac.root_partition.map.atm 97KB
fir_dac.sldhu_30e344a040fd07e1533c49de5f2d67d1.map.atm 21KB
fir_dac.map.bpm 714B
fir_dac.(13).cnf.cdb 38KB
fir_dac.sgdiff.cdb 34KB
fir_dac.map.cdb 26KB
fir_dac.rtlv_sg.cdb 18KB
fir_dac.(18).cnf.cdb 17KB
fir_dac.(47).cnf.cdb 16KB
fir_dac.(36).cnf.cdb 16KB
fir_dac.(27).cnf.cdb 15KB
fir_dac.pre_map.cdb 13KB
fir_dac.(0).cnf.cdb 8KB
fir_dac.rtlv_sg_swap.cdb 4KB
fir_dac.(49).cnf.cdb 4KB
fir_dac.(19).cnf.cdb 2KB
fir_dac.(48).cnf.cdb 2KB
fir_dac.(37).cnf.cdb 2KB
fir_dac.(28).cnf.cdb 2KB
fir_dac.(6).cnf.cdb 2KB
fir_dac.(3).cnf.cdb 2KB
fir_dac.(9).cnf.cdb 2KB
fir_dac.(12).cnf.cdb 2KB
fir_dac.(22).cnf.cdb 2KB
fir_dac.(40).cnf.cdb 2KB
fir_dac.(31).cnf.cdb 2KB
fir_dac.(16).cnf.cdb 2KB
fir_dac.(10).cnf.cdb 2KB
fir_dac.(17).cnf.cdb 2KB
fir_dac.(11).cnf.cdb 2KB
fir_dac.(45).cnf.cdb 2KB
fir_dac.(35).cnf.cdb 2KB
fir_dac.(44).cnf.cdb 2KB
fir_dac.(2).cnf.cdb 2KB
fir_dac.(26).cnf.cdb 2KB
fir_dac.(46).cnf.cdb 2KB
fir_dac.(4).cnf.cdb 2KB
fir_dac.(7).cnf.cdb 2KB
fir_dac.(23).cnf.cdb 1KB
fir_dac.(41).cnf.cdb 1KB
fir_dac.(32).cnf.cdb 1KB
fir_dac.(20).cnf.cdb 1KB
fir_dac.(38).cnf.cdb 1KB
fir_dac.(5).cnf.cdb 1KB
fir_dac.(8).cnf.cdb 1KB
fir_dac.(29).cnf.cdb 1KB
fir_dac.(15).cnf.cdb 1015B
fir_dac.(24).cnf.cdb 1004B
fir_dac.(42).cnf.cdb 982B
fir_dac.(33).cnf.cdb 958B
fir_dac.(21).cnf.cdb 937B
fir_dac.(39).cnf.cdb 911B
fir_dac.(30).cnf.cdb 882B
fir_dac.(14).cnf.cdb 782B
fir_dac.(25).cnf.cdb 748B
fir_dac.map_bb.cdb 743B
fir_dac.(43).cnf.cdb 733B
fir_dac.(34).cnf.cdb 728B
fir_dac.(1).cnf.cdb 723B
fir_dac.eco.cdb 175B
fir_dac.cdf 307B
_primary.dat 124KB
_primary.dat 83KB
_primary.dat 79KB
_primary.dat 78KB
_primary.dat 72KB
_primary.dat 67KB
_primary.dat 50KB
_primary.dat 46KB
_primary.dat 41KB
_primary.dat 37KB
_primary.dat 36KB
_primary.dat 35KB
_primary.dat 33KB
_primary.dat 21KB
_primary.dat 19KB
_primary.dat 18KB
_primary.dat 17KB
_primary.dat 14KB
_primary.dat 12KB
_primary.dat 12KB
_primary.dat 11KB
_primary.dat 11KB
_primary.dat 11KB
_primary.dat 10KB
_primary.dat 10KB
_primary.dat 10KB
共 474 条
- 1
- 2
- 3
- 4
- 5
资源评论
- weixin_513319162022-06-02用户下载后在一定时间内未进行评价,系统默认好评。
- 翀8612023-03-09总算找到了想要的资源,搞定遇到的大问题,赞赞赞!
- m0_671702512022-07-08这个资源内容超赞,对我来说很有价值,很实用,感谢大佬分享~
- hjijingzijimogon2023-05-18资源中能够借鉴的内容很多,值得学习的地方也很多,大家一起进步!
- a5464340362022-05-19用户下载后在一定时间内未进行评价,系统默认好评。
fpga和matlab
- 粉丝: 15w+
- 资源: 2544
上传资源 快速赚钱
- 我的内容管理 展开
- 我的资源 快来上传第一个资源
- 我的收益 登录查看自己的收益
- 我的积分 登录查看自己的积分
- 我的C币 登录后查看C币余额
- 我的收藏
- 我的下载
- 下载帮助
安全验证
文档复制为VIP权益,开通VIP直接复制
信息提交成功