基于PWM高精度DAC的FPGA实现.docx
版权申诉
5星 · 超过95%的资源 144 浏览量
2021-11-10
17:02:55
上传
评论 2
收藏 398KB DOCX 举报 
项目技术要求：
1、12-bit DAC
2、速度不低于 100KHZ
设计分析：
所谓 DAC，就是 Digital-Analog-Converter，数字模拟转换器。在模拟电路中，电
流电压变化是连续的，而数字电路处理的数据都是离散的数据，输出高电平或者低电平，
比如 5V 单片机，引脚输出的电压要么 5V 要么 0V。DAC 做的就是输出一个“任意“的电压，
当然这个”任意“是有限制的。比如说一个 16Bit 的 DAC，它可以接受的数据就是从 0 到
65535（2^16-1）,共 65536 个数字，如果这是一个电压输出 DAC，那最小电压就是
3300mv/65535=0.05mv，当然这个是理论情况，而实际上 DAC 还有一个指标是转换
精度，以上面 16Bit DAC 为例实际上输出有 1bit 的抖动，也就是说上下差个 0.05mv。
那么作为 DAC 的话，主要完成的工作是数字电压分量到模拟电压的转换输出。项目技
术要求的是 12-bitDAC 的话，那么精度范围为 Vref/2
12
=Vref/4096。
对于 PWM, PWM（Pulse Width Modulation）控制——脉冲宽度调制技术，通过
对一系列脉冲的宽度进行调制，来等效地获得所需要波形（含形状和幅值）。PWM 控制
技术在逆变电路中应用最广，应用的逆变电路绝大部分是 PWM 型，PWM 控制技术正是有
赖于在逆 变电路中的应用，才确定了它在电力电子技术中的重要地位。
实际电路的典型 PWM 波形，如图 ：
高电平阶段：计数器当前值从 0-CCRx 阶段（总时间=CCRx*每两个计数之间的间隔
时间）；低电平阶段：计数器当前值从 CCRx-ARR-1 阶段（总时间=（ARR-1-CCRx）
每
两个计
数之间的间隔时间）。
根据
PWM
的波形，可以用分段函数来进行表示
:
其中：T 是 FPGA 中计数脉冲的基本周期，也就是 FPGA 定时器的计数频率的倒数。
N 是 PWM 波一个周期的计数脉冲个数，也就是 FPGA 的 ARR-1 的值。n 是 PWM
波一个
周期中高电平的计数脉冲个数，也就是 FPGA 的 CCRx 的值。VH 和 VL 分别是
PWM 波的
高低电平电压值，k 为谐波次数，t 为时间。我们将①式展开成傅里叶级数，得到公
式②：
景小爷阿周
- 粉丝: 0
- 资源: 1
最新资源
- 基于Python的图像阴影检测与去除源码（高分期末大作业项目）.zip
- 基于C++/Qt实现的井字棋游戏
- 基于 Python 编程语言的 Web 框架Django
- Python和Flask实现的基于体检数据的城市公共健康可视分析系统源码+使用说明.zip
- 基于python实现的华为智慧工地-安全帽检测
- buck-boost_2023-12-16_12-12-13.eprj
- 后端开发关于数据库和API开发的介绍
- 机器学习和数据挖掘课程设计-米其林餐厅数据挖掘管理系统源码+使用文档说明.zip
- html html html展示我与ai的对化
- 数据结构课程设计-全国交通出行咨询模拟系统C语言实现源码.zip
资源上传下载、课程学习等过程中有任何疑问或建议，欢迎提出宝贵意见哦~我们会及时处理！
点击此处反馈
- 1
- 2
前往页